「メモリ結合」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

前記メモリにはプロセッサが結合されており、前記グループ・ベットを受領してからある時間後、前記参加者の部分集合のための参加者を決定することによって、前記グループ・ベットに関連する参加者の部分集合を定義するよう動作しうる。例文帳に追加

The processor is coupled to the memory, and operable to define a subset of participants related to the group bet by determining participants for the subset of the participant in a certain time after reception of the group bet. - 特許庁

プロセッサ対プロセッサ、プロセッサ対メモリを結合する、バスライン上のトランザクションを監視することによって、特定のトランザクションに対して任意のトランザクションを発生させ、バスライン上のトランザクション競合を容易に実現する。例文帳に追加

By monitoring transactions on a bus line for combining a processor with a processor or a processor with a memory, an optional transaction is generated to a specific transaction, to thereby realize easily transaction contention on the bus line. - 特許庁

それぞれ第１（ＨＶ）および第２（ＬＶ）の電圧発生器に結合するために少なくとも第１および第２の入力端子、および出力端子（ＯＵＴ）を有する、電気的にプログラミング可能なメモリセル装置のためのＣＭＯＳ技術の回路にモノリシックに集積化されたセレクタスイッチ。例文帳に追加

Selector switches are integrated monolithically in a circuit of CMOS technology for a memory cell device being electrically programmable and having at least first and second input terminals connecting with first (HV) and second (LV) voltage generators respectively and an output terminal (OUT). - 特許庁

画像プロセッサは、メモリ格納ユニットに結合され、前記空間的に規定された強度画像に応答して、離散余弦被変換被分割強度画像フィルタ出力信号を提供するように適合されている離散余弦被変換（ＤＣＴ）被分割強度画像フィルタを含む。例文帳に追加

The image processor is coupled with the memory storage unit and includes a discrete cosine transformation(DCT) divided intensity image filter which is adapted so as to provide a discrete cosine transformed divided intensity image filter output signal in response to the spatially regulated intensity image. - 特許庁

選択ゲート制御回路１００は、スペア置換判定に先立って、選択されたメモリブロックに含まれるノーマルブロックと対応するセンスアンプブロックと、およびスペアブロックと対応するセンスアンプブロックとを同時に結合状態にする。例文帳に追加

Prior to a spare replacement discrimination, the selection gate control circuit 100 connects the sense amplifier blocks corresponding to normal blocks included in the selected memory blocks and the sense amplifier blocks corresponding to spare blocks simultaneously a coupling state. - 特許庁

メモリ・デバイスにおけるワードラインの速度を改善する方法及び装置において、ワードライン構造は、主ワードライン信号を選択的に分配する主ワードライン６１０と、主ワードラインに選択的に結合される複数のワードライン６７８−６８４とを備える。例文帳に追加

In a method and equipment for improving the speed of a wordline in a memory device, the wordline structure comprises a main wordline 610 for selectively splitting a main wordline signal and a plurality of wordlines 678 to 684 selectively coupled to the main wordline. - 特許庁

さらに、上記メモリは、上記相変化素子と接触している複数の下部電極２４０を備えており、各下部電極２４０は、或る１つの上記導電線１１２に合わせて自己整合しており、且つ或る１つの上記トランジスタのソース−ドレイン経路の一方の側と結合している。例文帳に追加

The memory is further provided with lower electrodes 240 contacting the phase change element, each lower electrode 240 self-aligned to one of conductive lines 112 and coupled to one side of the source-drain path of one of the transistors. - 特許庁

メモリカード１４は、第１のホストインターフェース３８と第１のホストインターフェースモジュール３０とを有する第１のモジュラコンポーネント１６ａと、記憶デバイス２２に結合されたデバイスインターフェース４２を動作させるよう構成されたデバイスインターフェースモジュール３６と、を備えている。例文帳に追加

A memory card 14 is provided with a first modular component having a first host interface 38 and a first host interface module 30 and a device interface module configured to operate a device interface 42 coupled to a storage device 22. - 特許庁

本発明の計算機システムでは、相互結合網２０がアドレスマッピング回路４０を備えるととともに、主記憶装置３０を構成する各メモリモジュール５０がアドレスマッピング回路６０を備えており、主記憶スキューのためのアドレス変換を２段階でおこなう。例文帳に追加

In the computer system, a mutual coupling network 20 is provided with an address mapping circuit 40, respective memory modules 50 composing of a main storage device 30 are provided with address mapping circuits 60, and an address translation for main memory skew is performed over two stages. - 特許庁

ＭＰＥＧデコーダ（１４，１８，２２）はＭＰＥＧ符号化されたデータを復号し、圧縮解除して圧縮解除されたイメージ画素ブロックを作成し、フレーム・メモリ６０に結合されて最終的に復号された画素データを表示用に作成する動き補償ネットワーク９０…を含む。例文帳に追加

An MPEG decoder (14, 18, 22) decodes and decompresses MPEG coded data to produce decompressed image pixel blocks, and includes a motion compensation network 90, ... coupled to a frame memory (60) to produce finally decoded pixel data for display. - 特許庁

コントローラがマイクロプロセッサおよびデータ・パイプに結合され、メッセージ・ネットワークと第２ディレクタのかかる１つとの間のメッセージの転送を制御し、更に第２ディレクタのかかる１つの入力とキャッシュ・メモリとの間のデータを制御する。例文帳に追加

Controllers are connected to microprocessors and data pipes, controll message transmission between the message network and each of the second directors, and further controll data between input in each of the second directors and the cache memory. - 特許庁

本発明のコンピュータシステムは、少なくとも１個の中央処理装置と該少なくとも１個の中央処理装置へ結合されているメモリユニットとを有しており、１組のウォッチポイントがコンピュータシステムにおいて画定されている。例文帳に追加

This computer system is provided with at least one central processing unit and a memory unit connected with at least one central processor, and a set of watch points are decided on the computer system. - 特許庁

分離した録音部３と撮影部２とを結合させた際に、撮影用マイクロコントローラ２１により、録音バッファメモリ３５に記録された音声データと記録部２６に記録された画像データとを関連付ける関連データが作成されて記録される。例文帳に追加

In the imaging device with a recording function, when separated recording section 3 and imaging section 2 are connected, an imaging microcontroller 21 generates association data for associating voice data which is recorded in a recording buffer memory 35, with image data recorded in a recording section 26, to be recorded. - 特許庁

なお、搭載体（carrier）２０は、該メモリーデバイス１０に結合され、プラスチック、ゴム、重合体、板紙等の何れか一つの材質またはそれら材質の組み合わせであってもよいが、データ記憶装置は多様な外観及び良い把持方式を有する。例文帳に追加

In addition, the loading body (carrier) 20 is coupled to the memory device 10, and may be any one of qualities of a plastic material, rubber, a polymer and a cardboard or the like, or a combination of these qualities but the data storage device has various appearance and an excellent holding system. - 特許庁

制御部１６は、相対的な位置の情報に基づいて情報処理装置１１と情報処理装置１との結合の形態を、互いのストレージにアクセスできる形態、または互いのストレージ及びメモリにアクセスできる形態に制御する。例文帳に追加

A control part 16 controls the connection state between the information processor 11 and the information processor 1 to a form which can be accessed to each other's storage or a form which can be accessed to each other's storage and memory based on the relative position information. - 特許庁

ＳＲＡＭのメモリセル（ＭＣ）を構成する互いに入出力端子が交差結合された２個のインバータ（ＩＮＶ１，ＩＮＶ２）の電源ライン（Ｌ１，Ｌ２）をそれぞれ分離して別個に設け、各電源ラインに供給される電源電圧の立ち上がりにタイムラグを設けるようにした。例文帳に追加

Power source lines (L1, L2) of two inverters (INV1, INV2) in which an input terminal and an output terminal constituting an SRAM memory cell (MC) are intersected and coupled one another are provided separately, and time lag is provided at rise of power source voltage supplied to each power source line. - 特許庁

メモリセルアレイ内に配設されている一対のダミーワード線ＤＷＬ０，ＤＷＬ１のいずれかを選択すると、ダミーワード線ＤＷＬ０，ＤＷＬ１とビット線ＢＬＺ，ＢＬＸとの間の容量結合によりビット線ＢＬＺ，ＢＬＸ間に微少電位差が生成される。例文帳に追加

When either of a pair of dummy word lines DWL0, DWL1 arranged in a memory cell array is selected, minute potential difference is generated between bit lines BLZ and BLX by capacitive coupling between the dummy word lines DWL0, DWL1 and the bit lines BLZ, BLX. - 特許庁

メモリセルにおいて、各インバータの出力ノードにそれぞれ相当する記憶ノードの電位変化は、ポリメタル構造を構成するシリコン層と金属層との界面の接触抵抗を介して、交差結合されたもう１つのインバータの負荷トランジスタのゲートへ伝達される。例文帳に追加

In the memory cell, a variation in potential of a storage node corresponding respectively to an output node of each inverter is transmitted to a gate of the other load transistor being cross-coupled through contact resistance of an interface between a silicon layer constituting poly-metal structure and a metal layer. - 特許庁

分割結合モードが選択されていたときには、原稿を例えば縦横をそれぞれ２等分する線で４分割される原稿領域の画像データＰ１，Ｐ２，Ｐ３，Ｐ４を余白部分Ｂ１，Ｂ２，Ｂ３，Ｂ４も含めて画処理部の図示しないメモリに格納する。例文帳に追加

When a division connection mode is selected, image data P1, P2, P3, and P4 of four document regions divided by, for example, lines bisecting a document longitudinally and laterally are stored in an unillustrated memory of an image processing section together with included margin parts B1, B2, B3, and B4. - 特許庁

ＩＣＭメモリ３４ｂに残量が少なくなると、識別子別処理テーブル３７に設定されている転送先の電話番号に、受信に使用される電話回線Ａとは別の電話回線Ｂを介して転送したり、電話回線Ａ，Ｂを結合して、直接交話が可能にすることもできる。例文帳に追加

When the residual amount of the memory 34b becomes less, the message can be transferred to a transfer destination telephone number, set in a processing table 37 for each identifier via the line B different from the line A, or a direct conversation may be made available by connection the lines A and B. - 特許庁

ハードディスクに全ての音声データを記録できるだけの空き記憶領域が存在する場合（ステップＳＴ３；Ｙｅｓ）、ＣＰＵは、メモリカードに記録されているファイルをハードディスクに移して（ステップＳＴ４）、２つのファイルを結合する（ステップＳＴ５）。例文帳に追加

When the empty storage area which can record all voice data on the hard disk exists (step ST3; Yes), CPU transfers files currently recorded on the memory card to the hard disk (step ST4), and combines two files (step ST5). - 特許庁

二つのメモリ機能部に所定のＩＤ情報と番地情報とを、それぞれ、記憶せしめて、複数個のアダプタのうちのいずれかと接続コードのプラグとの結合状態に対応する管理情報が前記処理結果として前記情報処理部から得られる。例文帳に追加

By making the two memory function sections store respectively a prescribed ID information and an address information, management information corresponding to the coupled state of any of the plurality of adaptors and the plug of the connecting cord can be obtained from the information processing section as a result of the processing. - 特許庁

電荷の安定化及び電子と正孔との再結合速度を向上させ、プログラム状態や消去状態で、反対電荷が電荷トラップ層内に残っていることを減らしたりまたは防止し、プログラム／消去状態の安定性を確保させる不揮発性メモリ素子の作動方法を提供する。例文帳に追加

To provide a nonvolatile memory element operating method that can improve the speed of stabilizing the charges and re-coupling electrons and holes, reduce or prevent the reverse charges remaining in the charge trap layer in a programmed state and erased state, and secure the stabilized programmed state and erased state. - 特許庁

フッ素原子またはフッ素含有基が共有結合により固定化されたシリカ骨格を有し、容量部を備える半導体メモリの配線間、層間または保護部に絶縁膜として配置されたことを特徴とする半導体装置。例文帳に追加

A semiconductor device is characterized by comprising a silica frame wherein fluorine atoms or fluorine containing groups are fixed by covalent bonding, and by being arranged as an insulation film between wirings or interlayers of the wirings of the semiconductor memory provided with a capacity unit, or at a protective unit of the memory. - 特許庁

より具体的には人々の繋がりやペットとの繋がりを強める象徴である毛の筆先を宝石貴金属（ジュエリー）と結合し容易かつ簡便にイメージよく美しく実現できる上、毛の存在が目視によって確認できるメモリアルジュエリーの提供を目的とする。例文帳に追加

To provide a memorial jewelry to be more precise, in which a fur/hair brush which is a symbol of a connection between people or between people and pets is engaged with jewelry to appear simply and beautifully and the existence of the fur/hair is visually recognized. - 特許庁

マイク（１１０）から受取った反射信号及び中央処理装置（１１４）に結合されたメモリ（１０２）に記憶されている予定の１組の値又は範囲が、中央処理装置（１１４）が実行し得る、プログラマブル記憶デバイスで有形化されたプログラムに対する入力として使われる。例文帳に追加

A reflection signal received from a microphone 110 and a pair of program values or ranges stored in a memory 102 connected to the central proceesing unit 114 are used as inputs for a program materialized by a programable storage device, which is executable by the processing unit 114. - 特許庁

その結果、水素シンター処理の際に拡散バリア３２で防止できなかった水素がＳＢＴ中の酸素と結合して酸素空格子が形成されても、上記正孔によって酸素空格子による電子が中和されて本強誘電体メモリ素子のリーク電流が極めて小さくなる。例文帳に追加

As a result, even if hydrogen which could not be prevented with a diffusion barrier 32, when the ferroelectric memory element is subjected to hydrogen sintering processing bonds with oxygen contained in the SBT thin film to form oxygen vacancies, electrons generated from the oxygen vacancies are so neutralized by the holes as to very much reduce the leakage current of the ferroelectric memory element. - 特許庁

キックスタート処理ジョブは、メモリユニットにおける処理ジョブから所定のキックスタート基準に基づいて選択され、そして対応するキックスタート制御要素４１の集合はユーザインターフェースに備えられ、その各々破線託されたキックスタート処理ジョブのそれぞれの一に結合している。例文帳に追加

Kickstart processing jobs are selected, based on predetermined kickstart criteria, from the processing jobs in a memory unit, and a corresponding set of kickstart control elements 41 is provided at the user interface, each coupled to each one of the selected kickstart processing jobs. - 特許庁

データ書込時、デジット線ドライブ回路（２）により、選択デジット線（ＤＬ）に書込電流を供給し、その電流誘起磁界により、デジット線に結合されるメモリセルの自由層の磁化方向を、固定層と反対の方向に設定する。例文帳に追加

When the data is written, write current is supplied to a selection digit line (DL) by a digit line drive circuit (2), and magnetization direction of a free layer of a memory cell, coupled with the digit line by a current induction magnetic field, is set in the direction opposite to a fixed layer. - 特許庁

同受光部の受光領域には、デジタルスチールカメラ等で使用されているＣＣＤ（電化結合素子）が単位画素としてマトリックス状に多数配置され、制御装置内にはその各ＣＣＤの位置がアドレスに対応したメモリを備えるよう構成されている。例文帳に追加

The attitude control device is constituted so that a number of CCDs (charge coupled device) used for a digital still camera or the like are disposed in a matrix shape as a unit pixel on the light receiving area of the light receiving part, and the positions of respective CCDs have memories corresponding to the addresses in a control device. - 特許庁

メモリ装置１２０には、リーダ・ライタ装置１１０の嵌合部１１０ａに嵌合された状態で、この嵌合部１１０ａの３つの面に対向する３つの面に対応して、電磁結合用コイル１２１ａ，１２１ｂ，１２１ｃが埋設されている。例文帳に追加

In a memory 120, electromagnetic coupling coils 121a, 121b and 121c are embedded corresponding to the three planes opposing the three planes of the fitting part 110a of the reader-writer 110 while the coils are fitted to the fitting part 110a. - 特許庁

誘導結合プラズマ質量分析法等で用いられる脱溶媒装置において、チューブへの付着による感度減少とメモリー効果、並びに酸化物による妨害が起こらない、小型で分析信号の応答が速い脱溶媒装置を提供する。例文帳に追加

To provide a small-sized desolvating apparatus used in an inductively coupled plasma analysis method, or the like, which does not cause reduction in the sensitivity or in the memory effects, due to the adhesion to a tube and the obstruction due to oxides and has high-speed response of analysis signal. - 特許庁

送信ノードグループ決定部１Ｄはシステムに結合されているノード群を複数のグループに分け、このグループ別にコモンメモリの各送信領域を１対１に対応付け、同じグループに属するノード群のうち、どのノードから送信領域に送信できるかを決定しておく。例文帳に追加

A transmission node group decision section 1D divides a node group coupled to the system into a plurality of groups, associates each transmission area in the common memory on a one-to-one basis with each group, and decides a node to be used for transmission to the transmission area among the node group belonging to the same group. - 特許庁

緩和パルス印加では、電荷蓄積膜の選択ゲート側にホールが電子より多く分布している状態において、選択ゲートに正電圧を印加し、メモリゲートに０Ｖを印加して、ホールと電子とを結合させて、電荷蓄積膜中の電荷を安定化させる。例文帳に追加

In the application of the alleviation pulse, a positive voltage is applied to the selection gate in a state that holes are distributed at the selection gate side of a charge accumulating film, and 0V is applied to the memory gate to connect the hole and the electron, and thereby electric charges in the charge accumulating film are stabilized. - 特許庁

反強磁性層のラフネスの影響を低減し、層間結合磁界Ｈｉｎの小さく、特性のバラツキの少ない磁気抵抗効果膜、磁気ヘッド、磁気ディスク装置、磁気メモリ装置、及び磁気抵抗効果膜の製造方法を提供すること。例文帳に追加

To provide: a magnetoresistive film in which the influence of roughness of an anti-ferromagnetic layer is reduced, an interlayer coupling magnetic field Hin is small, and variations in characteristics are small; a magnetic head; a magnetic disc device; a magnetic memory device; and a method for manufacturing the magnetoresistive film. - 特許庁

前方確率αの演算と後方確率βの演算がトレリスの中間まで行われると、メモリから後方確率βの演算結果を読み出し、その後方確率βの演算結果と前方確率αの演算結果から結合確率λの演算を行う。例文帳に追加

When the arithmetic operation for the forward probability α and the arithmetic operation for the backward probability β are conducted up to the middle of the trellis, the arithmetic result of the backward probability β is read from a memory and a combined probability λ is calculated by the arithmetic result of the backward probability β and the arithmetic result of the forward probability α. - 特許庁

各大領域は結合された相互接続リソースを備え、これによって、同じくこのデバイス上に配設された長大な大領域間相互接続リソースを比較的局部的な相互接続のために使用することなく、この大領域内のロジックおよびメモリ領域間の交信を可能にする。例文帳に追加

Each large area 20 is provided with connected interconnection resources so that communication between the logics in the large area and the memory area 40 can be attained without using any huge inter-large area interconnection resources arranged on this device in the same way for relative local interconnection. - 特許庁

このような調整後の検出結果と、メモリ１３に格納されたセンサ素子特性の補正データとは、非接触の磁界結合を介して、装置２０へ送信され、検出結果に対する補正データのセンサ素子特性の補正演算が行われる。例文帳に追加

The system transmits the detected result after such adjustment and the correction data of sensor element characteristics stored in a memory 13 through the non-contact magnetic field coupling, to the reading device 20 and performs correction computing of the sensor element characteristics of the correction data for the detected result. - 特許庁

画像メモリ３のデータを走査し終えると、パターン認識部５に保存された原画像、保存した象徴する記号を分子構成要素の空間配列の位相結合関係に配慮しながら表示したパターン認識画像、及び構造解析結果を表示する。例文帳に追加

When the scanning of the data of the image memory 3 is completed, a pattern confirmation image and a structural analysis result displaying the original image stored in the pattern confirmation part 5 and the stored symbolic mark in consideration of the phase coupling relation of the spatial arrangement of molecule constituting elements are displayed. - 特許庁

サブデコード信号線が、接地線に対する静電遮蔽用の導電線として機能し、接地線の電位が他の信号線との間の容量結合により上昇して、非選択サブサード線のメモリセルから電荷が流出してリフレッシュ特性が劣化するのを防止する。例文帳に追加

The sub-decode signal line functions as a conductive line for shielding static electricity for the ground line, a potential of the ground line is raised by capacity coupling with the other signal lines, electric charges are flowed out from a memory cell of the non-selection sub-word line, and deterioration of the refresh property is prevented. - 特許庁

メモリモジュール、器具モジュールおよび制御器モジュールは、相互に機械的に接続および分離可能であり、それぞれ結合用の電気コネクタ（２２）を備え、モジュール同士が機械的に接続されると該モジュール間で電気信号を伝達する。例文帳に追加

The memory module, the instrument module and the controller module are mutually and mechanically connectable and separable, each of which is provided with an electric connector (22) for coupling and when the modules are mechanically connected with one another, an electric signal is transmitted among the modules. - 特許庁

各々メモリと１つ以上のプロセッサを含む複数のセルが相互結合網によって相互に接続されたマルチプロセッサシステムの運用中に或るセルで障害が発生した時、その障害の伝搬を未然に防止し、システムの信頼性、可用性を向上させる。例文帳に追加

To improve the reliability and availability of a multiprocessor system, wherein cells including memories and more than one processor are mutually connected by an interconnecting network by preventing a fault from being propagated if the fault occurs to one cell in the operation of the multiprocessor system. - 特許庁

よって、メモリーに記憶される事前設定データ表に従って音声通信を確立するために、被呼側電話番号に対応するマイクロプロセッサーは、固定ネットワーク通信モジュール、インターネットベースの電話モジュール等の１つに電話システムを結合する。例文帳に追加

This allows a microprocessor, responsive to the called party telephone number, to connect to one of the internet-based telephone module and the like so that the audio communication is achieved according to the predetermined data stored in a memory. - 特許庁

相変化メモリセル２０２は、第１材料がドープされた相変化材料２０４を含み、ドープされた相変化材料２０４は、一方の端部において第１電極２０８に、もう一方の端部において第２電極２１０に、電気的に結合されている。例文帳に追加

A phase change memory cell 202 contains a phase change material 204 whose first material is doped, and the doped phase change material 204 is electrically joined to a first electrode 208 at one edge and to a second electrode 210 at another edge. - 特許庁

本発明は、複数の１ビットＤＡ変換器に結合されているディジタル入力（１０６）のすべての可能な値に対応しているデルタ・シグマのアナログ・シーケンスを格納するための、読取専用メモリなどの記憶手段を含むＤＡ変換回路を実装する基地局３００を備える。例文帳に追加

The base station comprises a base station 300 that implements a digital-to-analog conversion circuit including a storage means, such as a read only memory, for storing delta-sigma analog sequences corresponding to all possible values of a digital input (106) coupled to a plurality of one-bit digital-to- analog converters. - 特許庁