「回路の最適化」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

半導体集積回路の遅延最適化設計方法例文帳に追加

DELAY OPTIMIZING DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

転送性能最適化機能付非同期吸収回路例文帳に追加

ASYNCHRONOUS ABSORPTION CIRCUIT WITH TRANSFER PERFORMANCE OPTIMIZING FUNCTION - 特許庁

面積の最適化されたＥＳＤ保護回路例文帳に追加

AREA OPTIMIZED ESD PROTECTION CIRCUIT - 特許庁

歪補償増幅回路の補償最適化方法例文帳に追加

COMPENSATION OPTIMIZING METHOD FOR DISTORTION COMPENSATION AMPLIFIER CIRCUIT - 特許庁

集積回路の自動電源供給最適化設計装置例文帳に追加

AUTOMATIC POWER SUPPLY OPTIMIZATION DESIGN DEVICE OF INTEGRATED CIRCUIT - 特許庁

論理回路最適化手段１３は論理回路格納手段１１に格納された論理回路の情報と最適化論理パス情報格納手段１２に格納された最適化する論理パスの情報とから最適論理回路を生成する。例文帳に追加

A logical circuit optimizing means 13 generates an optimum logical circuit from the information of the logical circuit stored in the means 11 and the information of the logical pass to be optimized which is stored in the means 12. - 特許庁

電子回路設計における回路定数最適化において、局所最適解に陥ることなく、安定して真の最適解に到達させる。例文帳に追加

To stably obtain the true optimum solution in place of the local optimum solution in the circuit constant optimization required for electronic circuit design. - 特許庁

パストランジスタ回路、パストランジスタ回路の設計方法、論理回路最適化装置、論理回路最適化方法および論理回路最適化プログラムを記録したコンピュータ読み取り可能な記録媒体例文帳に追加

PASS TRANSISTOR CIRCUIT, ITS DESIGNING METHOD, LOGICAL CIRCUIT OPTIMIZATION UNIT, LOGICAL CIRCUIT OPTIMIZATION METHOD AND COMPUTER READABLE MEDIUM RECORDING LOGICAL CIRCUIT OPTIMIZATION PROGRAM - 特許庁

論理回路の遅延最適化システムおよびその最適化方法ならびに制御プログラム例文帳に追加

SYSTEM AND METHOD FOR OPTIMIZING DELAY IN LOGIC CIRCUIT, AND CONTROL PROGRAM - 特許庁

同期化回路の挿入及び最適化を自動化する。例文帳に追加

To provide a semiconductor integrated circuit design device which achieves automatic insertion and optimization of a synchronization circuit. - 特許庁

論理回路の最適化方法、最適化装置及び最適化プログラムを記録したコンピュータ読み取り可能な記録媒体例文帳に追加

METHOD AND DEVICE FOR OPTIMIZING LOGIC CIRCUIT AND COMPUTER-READABLE RECORDING MEDIUM RECORDING OPTIMIZATION PROGRAM - 特許庁

回路最適化手段３は、評価値計算手段２が出力する評価値を用いて、回路の最適化段階において、等価回路変換を行なう部分回路の選定と、等価回路変換を行なうか否かの判定を各部分回路に対して順次行ない、回路全体を最適化する。例文帳に追加

A circuit optimizing means 3 successively operates the selection of a partial circuit to which the equivalent circuit conversion should be operated and the judgment of whether or not the equivalent circuit conversion should be operated to each partial circuit in the optimization stage of the circuit by using the evaluation value outputted by the evaluation value calculating means 2, and optimizes the whole circuit. - 特許庁

最適化途中の論理回路情報を保存できる上、最適化途中で最適化アルゴリズムを変更することができる論理回路最適化方法を実現する。例文帳に追加

To obtain a logical circuit optimizing method capable of changing an optimization algorithm in the middle of optimization in addition to being capable of storing logical circuit information in the middle of optimization. - 特許庁

混成信号回路のデジタル式プログラム可能な最適化のための方法例文帳に追加

METHOD FOR DIGITAL PROGRAMMABLE OPTIMIZATION OF HYBRID-SIGNAL CIRCUITS - 特許庁

階層構造を有する論理回路を容易かつ適切に最適化するための論理回路の最適化方法を提供する。例文帳に追加

To provide a logic-circuit optimizing method which easily and adequately optimize a logic circuit having a hierarchical structure. - 特許庁

集積回路最適化方法（性能向上のためのＯＰＣトリミング）例文帳に追加

INTEGRATED CIRCUIT OPTIMIZATION METHOD (OPC TRIMMING FOR IMPROVING PERFORMANCE) - 特許庁

部分回路論理最適化手順１０５で、部分回路の論理接続情報に基づいて面積優先／遅延優先で論理最適化が行われる。例文帳に追加

Logic optimization is operated in area priority/delay priority based on the logical connection information of the partial circuit by a partial circuit logic optimizing procedure 105. - 特許庁

半導体回路のモデルパラメータの最適化抽出方法を提供する。例文帳に追加

To provide an optimization method for extracting a model parameter in a semiconductor circuit. - 特許庁

回路配置最適化問題処理方法及び回路配置最適化問題処理プログラムを記録したコンピュータ読み取り可能な記録媒体例文帳に追加

METHOD FOR PROCESSING CIRCUIT ARRANGEMENT OPTIMIZING PROBLEM AND COMPUTER READABLE RECORDING MEDIUM WITH CIRCUIT ARRANGEMENT OPTIMIZING PROBLEM PROCESSIN PROGRAM RECORDED - 特許庁

目標にあった最適化パスを含む論理回路を容易にかつ短時間で生成可能な論理回路最適化装置を提供する。例文帳に追加

To provide a logic circuit optimizing device capable of easily and quickly generating a logic circuit including an optimizing pass matched with a purpose. - 特許庁

回路最適化情報管理装置およびその方法、並びにプログラム例文帳に追加

DEVICE, METHOD AND PROGRAM FOR MANAGING CIRCUIT OPTIMIZATION INFORMATION - 特許庁

ロジック回路の最低動作電圧に対する最適化を実現すること。例文帳に追加

To optimize the minimum operation voltage of a logic circuit. - 特許庁

集積回路の設計方法として、集積回路の性能を従来よりも最適化可能にする。例文帳に追加

To optimize performance of an integrated circuit more than in the prior art as a method for designing the integrated circuit. - 特許庁

集積回路の設計方法として、集積回路の性能を従来よりも最適化可能にする。例文帳に追加

To provide a design method for an integrated circuit capable of more optimizing the performance of the integrated circuit. - 特許庁

集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体例文帳に追加

DEVICE AND METHOD FOR OPTIMIZATION DESIGNING OF INTEGRATED CIRCUIT AND STORAGE MEDIUM STORING PROGRAM FOR PERFORMING OPTIMIZATION DESIGNING OF INTEGRATED CIRCUIT - 特許庁

同期式順序回路の状態割当て最適化装置、論理合成装置、同期式順序回路の状態割当て最適化方法、同期式順序回路の状態割当て最適化処理プログラムおよび可読記録媒体例文帳に追加

OPTIMIZING DEVICE, OPTIMIZING METHOD AND OPTIMIZING PROCESSING PROGRAM OF STATUS ASSIGNMENT OF SYNCHRONOUS SEQUENTIAL CIRCUIT, READABLE RECORDING MEDIUM AND LOGIC SYNTHESIZER - 特許庁

放電ランプの状態に応じて、励振回路の回路定数を最適化する。例文帳に追加

To optimize the circuit constant of an excitation circuit in accordance with the state of a discharge lamp. - 特許庁

前置歪補償回路の性能を保ちながら内部構成を最適化した回路を提供する。例文帳に追加

To provide a circuit for optimizing internal configurations while holding the performance of a pre-distortion compensation circuit. - 特許庁

論理回路が有する回路遅延の最適化を行なう新たな手法を提供する。例文帳に追加

To provide a new technique for optimizing a circuit delay possessed by a logic circuit. - 特許庁

回路の最適化を高速に処理する回路設計装置および方法を提供する例文帳に追加

To provide a circuit design device and a method for processing the optimization of a circuit at a high speed. - 特許庁

論理回路が有する回路遅延の最適化を行なう新たな手法を提供する。例文帳に追加

To provide a new method to optimize circuit delay in a logic circuit. - 特許庁

集積回路のタイミング解析装置、集積回路のタイミング最適化装置、集積回路のタイミング解析方法、集積回路のタイミング最適化方法、集積回路基板の製造方法、制御プログラムおよび可読記録媒体例文帳に追加

TIMING ANALYZING DEVICE FOR INTEGRATED CIRCUIT, TIMING OPTIMIZING DEVICE FOR INTEGRATED CIRCUIT, TIMING ANALYZING METHOD FOR INTEGRATED CIRCUIT, TIMING OPTIMIZING METHOD FOR INTEGRATED CIRCUIT, METHOD FOR MANUFACTURING INTEGRATED CIRCUIT BOARD, CONTROL PROGRAM AND READABLE RECORDING MEDIUM - 特許庁

設計者の検証処理を必要とせず、上位の機能記述レベルでの最適化を行い、合成される回路をゲートレベルでの最適化に比較し、回路機能に対応した回路規模の最適化の行える論理回路合成装置及び論理回路合成方法を提供する。例文帳に追加

To provide a device and method for synthesizing logic circuit by which the optimization of a circuit scale corresponding to circuit functions can be performed by performing optimization at a high-order function description level without requiring any verifying process of a designer and comparing a synthesized circuit with the optimization at a gate level. - 特許庁

出力電流最適化回路１４は、電流ミラー回路１３に含まれる帰還回路の位相余裕を調整してその電流ミラー回路１３からの出力電流の立ち上がりの最適化を図る。例文帳に追加

An output- current optimizing circuit 14 so adjusts the phase margin of the feedback circuit included in the current mirror circuit 13 as to optimize the build-up of the output current outputted from the current mirror circuit 13. - 特許庁

プリバッファを含めた回路全体の最適化をはかり、回路素子数を削減すると共に、低消費電力化を可能とする回路の提供。例文帳に追加

To provide a circuit capable of reducing the number of circuit elements and enabling low power consumption by optimizing the entire circuit including a pre-buffer. - 特許庁

半導体集積回路の所定パラメータの最適化（例えば、遅延最適化）を短時間で行うことができる半導体集積回路の最適化方法を提供する。例文帳に追加

To provide an optimization method of a semiconductor integrated circuit which can perform optimization of a prescribed parameter of a semiconductor integrated circuit (for example, delay optimization) in a short time. - 特許庁

ＢＤＤから生成されたＭＵＸセルで構成される回路の入力となっている中間変数を多段論理最適化により最適化により最適化された回路で置換する（ステップＳ５）。例文帳に追加

The intermediate variable serving as the input of the circuit consisting of the MUX cell that is generated from the BDD is replaced with a circuit which is optimized by the multi-stage logical optimization (S5). - 特許庁

電話機に接続する電話回線に対応する通話回路の側音平衡回路の自動最適化を単純な制御回路でできていない。例文帳に追加

To solve the following problem: the automatic optimization of the sidetone balancing circuit of a telephone call circuit corresponding to a telephone line connected to a telephone set is not achievable by a simple control circuit. - 特許庁

マルチプレクサ回路とその周辺回路をＩＣ化して、最適な回路実装効率のＩＣを備えた超音波診断装置を提供する。例文帳に追加

To provide ultrasonic diagnostic equipment which is equipped with an IC with the most suitable circuit mounting efficiency by integrating a multiplexer circuit and surrounding circuits. - 特許庁

論理回路の高位合成において、演算器を最適化して回路規模を削減した論理回路の自動合成を実現する。例文帳に追加

To perform the automatic synthesis of a logic circuit optimizing a computing element and thereby reducing a circuit scale in the high order synthesis of the logic circuit. - 特許庁

回路規模の増大化を招来することなく、且つ、性能を劣化させない最適な量子化を行う。例文帳に追加

To perform optimum quantization that does not degrade performance and does not increase a circuit scale. - 特許庁

前記最適化回路は、第２クロックに同期して、前記不揮発性メモリから他の最適化データを読み出す。例文帳に追加

The optimization circuit synchronizes with a second clock to read other optimization data from the nonvolatile memory. - 特許庁

論理回路最適化装置及びそれに用いる最適化方法並びにその制御プログラムを記録した記録媒体例文帳に追加

LOGICAL CIRCUIT OPTIMIZING DEVICE, OPTIMIZING METHOD USED FOR THE DEVICE AND RECORDING MEDIUM STORING CONTROL PROGRAM - 特許庁

フレーム同期回路に関し、デシジョンフィードバック型トランスバーサル・イコライザを最適なタイミングで動作させて、等化能力を最適化する。例文帳に追加

To provide a frame synchronization circuit whose equalizing capability is optimized by operating a decision feedback type transversal equalizer at an optimum timing. - 特許庁

同期回路装置の設計に於いて、タイミング最適化の作業工程を削減化する。例文帳に追加

To reduce work processes for timing optimization in the design of a synchronizing circuit device. - 特許庁