「回路の最適化」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

伝送路状態変化検出回路３０により移動情報（伝送路状態の変化情報）を検出し、その検出結果を用いて遅延プロファイル推定回路２１によって、最適な遅延プロファイルを生成し、当該遅延プロファイルに基づいてFTT演算回路１５によりＦＦＴ演算を行う。例文帳に追加

A transmission path state change detection circuit 30 detects mobile information (change information of transmission path state), a delay profile estimation circuit 21 uses the detection result to generate an optimum delay profile, and an FTT (Fast Fourier Transform) arithmetic circuit 15 performs an FTT operation on the basis of the delay profile. - 特許庁

自動配置配線の結果より各機能セル毎に消費電流値を算出して最適な電源配線の補強を行い、内部回路の電圧降下による誤動作を防止し、電源配線の最適化を行うことで、チップ面積の最小化によるコスト削減と、レイアウト設計効率の向上を図る。例文帳に追加

To reduce the cost by minimizing a chip area and to improve the layout design efficiency by calculating a current consumption value at every function cell from the result of an automatic arrangement wiring, reinforcing the optimum power source, preventing a malfunction owing to the voltage lowering of an internal circuit and optimizing the power source wiring. - 特許庁

負荷の機能、目的に合わせて、複数の基準電圧発生回路の中から最適な基準電圧を選択できるようにし、待機モード時以外でも電源回路の省電力化が図れ、しかも各機能に必要な性能を確保できる定電圧回路を得る。例文帳に追加

To provide a constant voltage circuit for realizing the power saving of a power source circuit even in a mode other than a stand-by mode, and for securing performance necessary for each function by selecting the optimal reference voltage from among a plurality of reference voltage generating circuits according to the function and purpose of a load. - 特許庁

回路を構成する部品のばらつきや温度変化，経年変化，或いは受電側の回路その他の条件等によってＬＣ並列回路から成る共振回路の共振周波数が変動した場合においても、常に電気エネルギー供給を最少に保持し得て、電力の伝送効率を最適に維持することのできる電磁誘導電力伝送回路を提供する。例文帳に追加

To provide a magnetic induction power transmission circuit which can keep electric energy supply to a minimum all the time to optimally maintain the power transmission efficiency, even when the resonance frequency of a resonance circuit comprising an LC parallel circuit fluctuates due to the variation of component parts constituting the circuits or a temperature change, a secular change or circuits on a power receiving side or other conditions or the like. - 特許庁

タイミング制約を満たすためにセルの物理的な位置やＲＴＬ（Register Transfer Level）を変更する必要がなく、回路の最適化を短時間に行うことができ、半導体集積回路の設計期間を短縮することができる半導体集積回路の設計方法、設計プログラムを提供する。例文帳に追加

To provide a method for designing a semiconductor integrated circuit and a design program for making it unnecessary to change the physical position or RTL(Register Transfer Level) of a cell in order to fulfill timing constraint, and for making it possible to optimize a semiconductor integrated circuit in a short time, and for making it possible to shorten the design period of the semiconductor integrated circuit. - 特許庁

距離測定演算制御回路１２２Ａは、概略の測距結果を基に、キャリアのパルス幅が最適になるようにタイミングパルス幅制御回路２００を介してタイミングパルス発生回路１４Ａのタイミングパルスの周波数または周期を変化させる。例文帳に追加

A distance measurement operation control circuit 122 changes the frequency or period of the timing pulse of a timing pulse generation circuit 14A via a timing pulse width control circuit 200 so that the pulse width of the carrier can be optimized based on the approximate range-finding result. - 特許庁

著しく工数を増加させることなく、充放電電流成分の電力、貫通電流成分の電力及びリーク成分の電力を考慮して、半導体集積回路の消費電力を最適化することができる消費電力最適化方法及び半導体設計装置を提供する。例文帳に追加

To provide a power consumption optimization method and a semiconductor design device for optimizing the power consumption of a semiconductor integrated circuit in consideration of the power of charging/discharging current components, the power of a through current component and the power of a leak component without extremely increasing man-hours. - 特許庁

このことによりそれぞれ最適化され、境目で発生する不連続性を連続化テーブル４により補正し、ＣＭＹ値認識回路２によるＣ’Ｍ’Ｙ’値の認識に基づいて、複数のＵＣＲ／ＢＧテーブル５、６、７の中から自動的に最適なテーブルを選択する。例文帳に追加

Thus, the tables are respectively optimized, the discontinuity generated on the border is corrected by a continuation table 4 and based on the recognition of C'M'Y' values by the CMY value recognizing circuit 2, the optimum table is automatically selected out of the plural UCR/BG tables 5, 6 and 7. - 特許庁

マイクロコントローラー回路とフラッシュメモリー回路を同時に搭載する半導体装置において、著しい工程増加なしに、それぞれの回路のトランジスタゲート電極表面に、それぞれ最適な膜厚の熱酸化膜を成長させる。例文帳に追加

To enable a thermal oxide film optimal in thickness to be grown on the surface of a transistor gate of each circuit without a large number of additional processes in a semiconductor device mounted with both a microcontroller circuit and a flash memory circuit. - 特許庁

テスト信号発生器や波形観測機器を用いず、かつ遺伝的アルゴリズムの動作環境を増設しなくても、ＰＵから入力した電気信号の最適化を行うことのできる最適化処理回路（再生部）を用いた光ディスク再生装置を提供する。例文帳に追加

To provide an optical disk player using an optimization processing circuit (playback part) capable of optimizing an electric signal input from a PU (optical pickup part) without using a test signal generator or waveform observation equipment and without expanding an operation environment of genetic algorithm. - 特許庁

さらに、配線幅最適化手段８は、幹線の電源配線およびグランド配線と、前記特定した回路ブロックとを接続する電源配線およびグランド配線の線幅を、記憶手段４が記憶している消費電力の値にもとづいて最適化する。例文帳に追加

A wiring width optimizing means 8 optimizes the widths of the power supply wring, the ground wiring of the trunk line, the widths of the power supply wiring and the ground wiring which connects the specified circuit block on the basis of the power dissipation value stored by the storage means 4. - 特許庁

そして、加工順序最適化手段２ｂにより、生成された各サブエリアの加工位置に対して、接続する巡回路の長さまたは加工手段の移動時間が短くなるように加工順序を最適化して、サブエリア毎にサイクル加工を行う。例文帳に追加

This device performs the cycle working at every subarea by optimizing the working order to the working position of each generated subarea so that the length of a connected cyclic path or the moving time of a working means becomes short. - 特許庁

汚水の分解処理に最適な微生物を特定し、殆ど処理残査を出さずに浄水として再使用可能とし、構成を最適化して最短時間にして汚水の浄化処理を完了、メンテナンスを殆ど必要としない閉鎖回路型循環式水洗トイレシステムを提供する。例文帳に追加

To provide a closed circuit type circulatory flush toilet system capable of reusing waste water as clean water without substantially producing a treatment residue by specifying a microorganism optimal for decomposing treatment of the waste water, and without substantially requiring maintenance by completing purifying treatment of the waster water in the shortest time by optimizing a constitution. - 特許庁

制御回路８０は、可変終端電圧Ｖ_TERMとモニタ回路の出力信号Ｖ_Iを用いてスケール調整終端電圧Ｖ_T及び補償電圧Ｖ_A並びに対応するドライブ電流を生成し、これらは差動増幅回路８８のダイナミック・レンジを最適化する。例文帳に追加

A control circuit 80 generates a scale-adjusted termination voltage V_T, a compensation voltage V_A, and a corresponding drive current through the use of the variable termination voltage V_TERM and an output signal V_I of the monitor circuit, and they optimize a dynamic range of the differential amplifier 88. - 特許庁

受信光信号のクロスポイントを簡易に検出するクロスポイント検出回路を提供し、検出されたクロスポイント値を用いて光受信装置の電気的波形等化回路や光学的可変分散補償回路を最適制御する光受信装置を提供する。例文帳に追加

To provide a cross-point detection circuit for easily detecting a cross-point of a receiving optical signal and also provide an optical receiving apparatus for optimum control of an electrical waveform equalizing circuit and an optical variable dispersion compensating circuit of the optical receiving apparatus using the detected cross-point value. - 特許庁

受信光信号のクロスポイントを簡易に検出するクロスポイント検出回路を提供し、検出されたクロスポイント値を用いて光受信装置の電気的波形等化回路や光学的可変分散補償回路を最適制御する光受信装置を提供する。例文帳に追加

To provide a cross-point detection circuit for easily detecting a cross-point of a receiving optical signal, and to provide an optical receiving apparatus for optimum control of an electrical waveform equalizing circuit and an optical variable dispersion compensating circuit of the optical receiving apparatus using a detected cross-point value. - 特許庁

制御回路８０が、内部終端電圧Ｖ_TERMとモニタ回路の出力信号Ｖ_Iを用いてスケール調整終端電圧Ｖ_T及び補償電圧Ｖ_A並びに対応するドライブ電流を生成し、これらが差動増幅回路８８のダイナミック・レンジを最適化する。例文帳に追加

A control circuit 80 generates a scale-adjusted termination voltage V_T, a compensation voltage V_A, and a corresponding drive current through the use of the internal termination voltage V_TERM and an output signal V_I of the monitor circuit, and they optimize a dynamic range of the differential amplifier 88. - 特許庁

補正係数算出回路５９は、暗時であるとＣＰＵが検知した場合、主走査方向のライン毎に暗時レベルの変動量を検出して、当該検出結果に応じて、補正係数を調整しながら最適化し、最適化した補正係数をレジスタ部６０に設定する。例文帳に追加

A correction coefficient calculation circuit 59 detects variations of the level at the dark time for each line in a main-scanning direction, optimizes a correction coefficient according to the detection results while adjusting the correction coefficient, and sets the optimized correction coefficient at a register section 60 when the CPU detects that it is the dark time. - 特許庁

１.２Ｖ時セル遅延ライブラリ修正版１１４を作成し、半導体集積回路の遅延最適化前デザイン１０３について、１.２Ｖ時遅延仕様１０４と１.２Ｖ時セル遅延ライブラリ修正版１１４を使用して電源電圧１.２Ｖの条件で遅延最適化を行う。例文帳に追加

By this method, a modified version 114 of 1.2V-hour cell delay library is made; and as to a design 103 of a semiconductor integrated circuit before delay optimization, delay optimization is performed under the condition of electric power supply voltage 1.2V using 1.2V-hour delay specification 104 and the amendment version 114 of 1.2V-hour cell delay library. - 特許庁

光信号の波形等化を行う波形等化器１３において、波形等化の最適化のために波形等化器１３の内部回路（乗算回路２４−１、２４−２、２４−３）に設定する重み付け量を、受信する光信号の変調方式によって変化させている。例文帳に追加

In a waveform equalizer 13 for performing waveform equalization of the optical signal and the like, weighting amounts set to internal circuits (multiplying circuits 24-1, 24-2, and 24-3) in the waveform equalizer 13 for optimizing waveform equalization is changed according to a modulation system of optical signals to receive. - 特許庁

デジタル信号によって特性が変化させられる高速系入力回路に対して、上記高速系入力回路よりも低速にされた入力回路を用いてレジスタに上記デジタル信号を入力し、それぞれの実装状態に対応して最適な入力特性に設定する。例文帳に追加

A digital signal is inputted in a register using an input circuit of which the operation speed is made lower than that of a high speed input circuit, of which the characteristic is varied by a digital signal, with respect to the high speed input circuit and optimum input characteristics are set corresponding to each mounting state. - 特許庁

本実施の形態に係るバイアス回路４００はバイアス出力回路４１、バイアス電位検出回路４３、及びバイアス出力回路４１の駆動回路としてバイアス安定化回路４４及びバイアス立上げ回路４５を有してなり、バイアス安定化回路４４及びバイアス立上げ回路４５の２つをバイアス電位ＶＤＩＧの値によって切り替えるようにしたためバイアス立ち上げの初期及び定常状態において最適な性能を有する。例文帳に追加

A bias circuit 400 has a bias output circuit 41, a bias potential detecting circuit 43, and a bias stabilizing circuit 44 and a bias raising circuit 45 as a driving circuit of the bias output circuit 41, two circuits of the bias stabilizing circuit 44 and the bias raising circuit 45 are switched depending on a value of a bias potential VDIG. - 特許庁

最適化回路は、第１駆動期間に画素単位の行の表示画像に関係する第１階調データと、第２駆動期間に画素単位の行の表示画像に関係する第２駆動データとを受け入れ、第１階調データと第２階調データとの差に従って最適な基準値を与える。例文帳に追加

The optimization circuit receives a first gray scale data related to display images of a row of pixel units in a first driving period and a second gray scale data related to display images of the row of pixel units in a second driving period, and provides the optimized reference value according the difference between the first and second gray scale data. - 特許庁

この発明は、ＰＬＬ回路３４におけるチャージ信号とディスチャージ信号との位相差の幅が規定値以上となった際に、２値化回路３１のフィードバック系をリセットして、２値化回路３１のスライスレベルを初期値にするか、あるいは上記位相差により２値化回路３２のスライスレベルを最適値に補正するようにしたものである。例文帳に追加

Supposing that a breadth of a phase difference between a charge signal and a discharge signal at a PLL circuit 34 is not smaller than a specified value, a feedback system of a binarization circuit 31 is reset to turn a slice level of the binarization circuit 31 to an initial value, or a slice level of a binarization circuit 32 is corrected to be an optimum value with the phase difference. - 特許庁

書き換え可能なハードウェア回路20を備えた複数のデバイス300とホストコンピュータ200とをネットワークＮで接続し、前記デバイス300のステータス情報を取得してそのステータス情報に基づいて前記各デバイス300ごとの最適化情報を生成し、この最適化情報に基づいて前記各デバイス300のハードウェア回路20を書き換える。例文帳に追加

A plurality of devices 300 which are respectively equipped with a rewritable hardware circuit 20 and a host computer 200 are connected through a network N, and the status information of the devices 300 is acquired, and the optimization information of each device 300 is generated based on the status information, and the hardware circuit 20 of each device 300 is rewritten based on the optimization information. - 特許庁

タイミング制約情報１０１で指定されたタイミングを満たすようにセル駆動能力の変更、ドライバセルの挿入など回路の最適化を行う回路最適化処理ステップＳ１４０の前に、パス間距離の長いパスを含むネットに対して太幅・広幅間隔設計ルールを適用するネットの指定を行う太幅・広幅間隔配線指定ステップＳ１２０を行う。例文帳に追加

Prior to a circuit optimization processing step S140 for performing the optimization of a circuit such as change of cell driving ability or insertion of a driver cell so as to satisfy a timing designated by timing limit information 101, a thick and wide interval wiring designation step S120 for performing the designation of a net for applying a thick and wide interval design rule to a net including paths having a long path-to-path distance. - 特許庁

論理レベルの最適化ができ、また構成情報の増大を防止でき、集積回路としての面積効率の悪化を防止でき、また、演算効率の向上を図れ、しかも低消費電力化を図れる演算装置を提供する。例文帳に追加

To provide an arithmetic unit capable of optimizing a logical level, preventing an increase in constituting information, preventing the deterioration of area efficiency as an integrated circuit, improving operation efficiency, and reducing electric power consumption. - 特許庁

プロセス、温度などのコンディション変動に合わせて内部降圧レベルの最適化を行うことで、内部回路の動作マージンのオーバーマージン化や、マージンレス化を防ぐことができる半導体記憶装置を提供する。例文帳に追加

To prevent over-margin and margin-less of operation margin of an internal circuit by optimizing an internal voltage drop level adjusting to condition variation such as process, temperature, and the like. - 特許庁

大規模な半導体集積回路全体のクロックスキュー制御を容易化し、クロックスキュー制御時に引き起こす遅延制約の劣化を抑制し、半導体集積回路全体および各機能ブロック内のクロックスキュー制御を最適化し、クロック配線を含む機能ブロックの再利用性を高める。例文帳に追加

To allow further reuse of a function block including clock wiring by making a clock-skew control for the entire large scale semiconductor integrated circuit easy, suppressing degradation in delay constraint caused at clock-skew control, and optimizing the clock-skew control for the entire semiconductor integrated circuit as well as in each function block. - 特許庁

従って、データレートの高い信号であってもデータアイのセンタタイミングを高精度に制御する必要がなく、簡単に等化回路の等化特性を最適化し、符号間干渉を補償することができる。例文帳に追加

Then, the center timing of data eye does not have to be controlled with high accuracy even in a signal with a high data rate, and the equalizing characteristic of the equalizing circuit is easily optimized to be able to compensate intersymbol interference. - 特許庁

非線形マッピング回路１０４は、非線形符号化器１０２、１０３により非線形符号化されたデータと符号化が行われていないデータとを、各々の符号語間距離が最適になるようにマッピングする。例文帳に追加

The nonlinear mapping circuit 104 maps the data subjected to nonlinear coding by the nonlinear coders 102, 103 with the data that are not coded in a way of optimizing respective inter-code word distances. - 特許庁

ＨＤＬによる論理合成の最適化の自由度を保持すると共にゲーティングクロックによる省電力化を図ることを両立させた低消費電力化回路を得ること。例文帳に追加

To provide a power consumption reduction circuit in which holding of a degree of freedom in the optimization of logic composition due to an HDL and saving of power due to a gating clock can be simultaneously achieved. - 特許庁

ハフマン符号化回路１８は、各色チャンネル毎に異なる最適化されたハフマンテーブルを用いてＲ、Ｇ、ＢのＣＣＤＲＡＷデータをハフマン符号化する。例文帳に追加

The Huffman encoding circuit 18 uses the optimum Huffman table different from each color channel to apply Huffman encoding to the R, G, B CCDRAW data. - 特許庁

温度変化や経時変化によって回路素子が劣化すると、それに起因して各液晶駆動パルスに遅延が生じて映像信号と書き込み信号との位相関係がずれてしまうため、最適な表示画像が得られなくなる。例文帳に追加

To solve the problem that optimum display images can not be obtained when a circuit element is degraded by temperature change and the change with time since respective liquid crystal driving pulses are delayed due to it and the phase relation of video signals and write signals is shifted. - 特許庁

このようにビット線の電位を検知し、プリチャージの状態に応じてプリチャージ回路をコントロールすることによって、電源電圧の変化に応じ最適のプリチャージを行い、読み出し動作の高速化を図ることができる。例文帳に追加

Thus, a potential of the bit line is sensed, and a precharging circuit is controlled according to the precharging state, an hence optimum precharging is conducted according to a change of a power source voltage, thereby accelerating a reading operation. - 特許庁

実測の結果、膜厚のばらつきが大きい場合は、回路パターンの配置、ダミーパターンの面積率や配置、リバースパターンの配置及び成膜量、研磨量を最適化して、ＣＭＰ加工後の平坦化を実現する。例文帳に追加

As the result of the actual measurement, when variations of the film thickness are large, a layout of a circuit pattern, an area rate or layout of a dummy pattern, and a layout, a film forming amount and a polishing amount of a reverse pattern are optimized to materialize the flatness after the CMP process. - 特許庁

さらに、LDPC符号化・復号回路生成装置２は、通信路エミュレータ３からLDPC符号化・復号回路の評価結果を受け取り、それに内部で算出した前記評価値を合わせて、LDPC符号検査行列評価値として多目的最適化装置１に出力する。例文帳に追加

In addition, the LDPC encoding/decoding circuit generator 2 receives an evaluation result of the LDPC encoding/decoding circuit from the communication path emulator 3, and adds the internally-calculated evaluation value thereto to be output to the multipurpose optimization device 1 as an LDPC code inspection matrix evaluation value. - 特許庁

書き換え状態をモニタするための回路と、書き換え状態のモニタ結果により、書き換え回数に最適な読み出し条件に変更する回路により、データ“０”、データ“１”の両方の信頼性マージンもしくは一方の信頼性マージンを最適化することで、高信頼性、高書き換え回数を実現する。例文帳に追加

The semiconductor memory device is made high in large in the rewriting number of times by optimizing the reliability margin of both of data "0" and data "1" or the reliability margin of one side by a circuit changing to an optimum read-out condition for the number of times of rewriting by a circuit for monitoring a rewriting state and a monitor result of the rewriting state. - 特許庁

ＰＬＬ型データリタイミング用位相比較器に関し、回路規模の小型化、ＬＳＩ化を容易にし、低速及び高速の何れの入力信号に対しても、最適な位相関係のリタイミング用クロック信号の生成を可能にする。例文帳に追加

To facilitate miniaturization of a circuit scale, formation of LSI with regard to a phase comparator for PLL type data retiming, and generate a clock signal for retiming about the optimum phase relationship even for either of a low-speed or high-speed input signal. - 特許庁

論理レベルの最適化ができ、また構成情報の増大を防止でき、集積回路としての面積効率の悪化を防止でき、また演算効率の向上を図れ、しかも再構成が可能な演算装置を提供する。例文帳に追加

To provide an arithmetic unit capable of optimizing a logical level, preventing an increase in constituting information and the deterioration of area efficiency as an integrated circuit, improving operation efficiency, and allowing the reconstitution. - 特許庁

反射歪みの補正を行う際の補正処理時間間隔および補正処理対象時間範囲を、伝送路の信号伝播状態に応じて最適に制御することにより、回路規模の小型化や演算量の効率化を図る。例文帳に追加

To make a circuit size small and improve efficiency of an operation amount by optimally controlling correction processing time interval and correction processing object time range in the case of performing correction of reflection distortion depending on a signal propagation state of a transmission path. - 特許庁

論理レベルの最適化ができ、また構成情報の増大を防止でき、集積回路としての面積効率の低下を防止でき、また、演算効率の向上を図れ、しかも低消費電力化を図れる演算装置を提供する。例文帳に追加

To provide an arithmetic unit capable of optimizing a logical level, preventing an increase in constituting information, preventing the deterioration of area efficiency as an integrated circuit, improving operation efficiency, and reducing electric power consumption. - 特許庁

論理レベルの最適化ができ、また構成情報の増大を防止でき、集積回路としての面積効率の低下を防止でき、また、演算効率の向上を図れ、しかも低消費電力化を図れる演算装置を提供する。例文帳に追加

To provide an arithmetic unit capable of optimizing a logical level, capable of preventing an increase in configuration information, capable of preventing reduction in area efficiency as an integrated circuit, capable of improving arithmetic operation efficiency, and capable of reducing electric power consumption. - 特許庁

ＰＬＬループの特性が、分周比の変化や入力信号の密度の変化に依存しないようにし、最適なＰＬＬループ特性が得られるＰＬＬ回路の提供。例文帳に追加

To provide a PLL circuit capable of obtaining optimum PLL loop characteristics so that the characteristics of a PLL loop does not depend on a change frequency dividing ratio and a change in density of an input signal. - 特許庁

画像符号化のための符号化回路と音声符号化のための符号化回路の回路リソースの配分を使用者の好み、入力データ、或いは符号化データの特徴等に応じて変更し、最適な音質と画質のバランスを持つ符号化データを記録することができる情報処理装置及びその制御方法を提供する。例文帳に追加

To provide an information processor which can record encoded data with optimum balance between sound quality and picture quality by changing the allocation of circuit resources of an encoding circuit for image encoding and an encoding circuit for audio encoding as a user likes or according to features etc., of input data or encoded data, and to provide its control method. - 特許庁