「回路の最適化」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

MPUの介在を要さずに、また、EFM復調前に、波形等化回路１２の周波数特性を読み出し速度に応じた最適値に設定することができるので、MPUの負担が軽減し、また、回路パラメータの制御を迅速に行うことができる。例文帳に追加

Since the frequency characteristic of the waveform equalizing circuit 12 is set to the optimum value corresponded to the reading out speed without requiring the interposition of the MPU and also before the EFM demodulation, the burden of MPU is reduced, and the circuit parameter is quickly controlled. - 特許庁

これらの並列の高速回路および低速回路はユーザによって選択可能であり、したがって、アプリケーションの要件によって、入出力構造は速度と機能の間で最適化される。例文帳に追加

These parallel high and low-speed circuits are user-selectable, and thereby the input output structure is optimized between speed and functionality depending on the requirements of the application. - 特許庁

本発明における交流電源用断路器の回路遮断器は、開閉手順を最適化するための円筒状カム４０、第１の切替スイッチ１０、第２の回路遮断スイッチ２０、及び第３の断路スイッチ３０を含んでいる。例文帳に追加

The circuit breaker of a disconnector for an AC power supply includes a cylindrical cam 40 for optimizing opening/closing sequences, a first changeover switch 10, a second circuit-breaker switch 20, and a third disconnector switch 30. - 特許庁

短時間の調整時間で、アンテナ利得を最適化することのでき、且つ、送信回路の電界強度の最大値にアンテナ利得を調整できるようにした、送信回路のアンテナ利得調整方法を提供する。例文帳に追加

To provide an antenna gain adjustment method for a transmission circuit, that can optimize the antenna gain in a short adjustment time so as to adjust the transmission circuit to have the maximum electric field strength. - 特許庁

表示画素アレイの周囲に、駆動回路を一体的に形成したマトリクス型表示装置で、駆動信号出力最終段のスイッチング素子の容量値を最適化することにより、駆動回路の駆動能力を向上させる。例文帳に追加

This device is a matrix type display device in which driving circuits are integrally formed at surroundings of a display pixel array and driving capabilities of the driving circuits are enhanced by optimizing capacitance values of switching elements of final stages of outputs of driving signals. - 特許庁

誤り訂正制御回路１２７は、受信データの誤り訂正の発生頻度を測定し、この発生頻度と、受信信号レベル検出回路１２１の検出レベルとに基づいて最適な符号化率を決定する。例文帳に追加

An error correction control circuit 127 measures the occurrence frequency of error correction of the received data, and decides the optimum encoding rate on the basis of this occurrence frequency and the detected level of the circuit 121. - 特許庁

必要なメモリ容量を自動生成してＤＲＡＭのメモリコアを得る際の電源回路の最適化を容易に行なえる半導体回路およびその検査方法を提供する。例文帳に追加

To provide a semiconductor circuit in which a necessary memory capacity is automatically produced and a power supply circuit can be easily optimized when the memory core of a DRAM is obtained, and to provide its inspection method. - 特許庁

ＤＲＡＭの面積と消費電力とを本半導体集積回路の電源仕様に応じて必要最小限に最適化しＤＲＡＭのインターフェースの自由度を増大させた半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit, in which the degree of freedom of the interface of a DRAM(dynamic random access memory) is improved, by optimizing the area and the consumption power of the DRAM to a necessary minimum limit, according to the power source specification of the integrated circuit. - 特許庁

観測散乱行列データベースに格納された観測対象の散乱行列と、探索回路７に探索された送信偏波、及び、クラッタの散乱行列を用いてクラッタの抑圧を行う偏波最適化回路３を設ける。例文帳に追加

A polarized wave optimization circuit 3 suppressing clutter using scattering matrix of an object to be observed and stored in observation scattering matrix data base, the transmission polarized wave searched by the search circuit 7, and scattering matrix of clutter is provided. - 特許庁

各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路（１０３）および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。例文帳に追加

In a three-dimensional (3DS) memory 100, a memory circuit 103 and a control logic circuit 101 can be physically separated onto each layer 103 to optimize each layer separately. - 特許庁

各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路(１０３)および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。例文帳に追加

A three-dimensional structure (3DS) memory 100 allows physical separation of the memory circuits 103 and the control logic circuit 101 onto different layers 103 such that each layer may be separately optimized. - 特許庁

各層が別々に最適化されるように、別々の層（１０３）上へのメモリ回路（１０３）および制御論理回路（１０１）の物理的分離が可能な三次元（３ＤＳ）メモリ（１００）。例文帳に追加

A three-dimensional structure (3DS) memory (100) allows for the physical separation of the memory circuits (103) and the control logic circuit (101) onto different layers, such that each layer is separately optimized. - 特許庁

記録時および再生時の双方においてノイズの影響を受けることなくＩ／Ｖ変換回路から出力される検出信号のレベルを最適化することができるＩ／Ｖ変換回路、光ヘッドおよび記録再生装置を提供する。例文帳に追加

To provide an I/V conversion circuit, an optical head and a recording/ reproducing device, by which the level of the detection signal outputted from the IV conversion circuit is optimized without being affected by noise at both of recording and reproducing time. - 特許庁

メモリセル領域と論理回路領域と他の回路領域の特性がそれぞれ最適化されて、同一基板上に混載された半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device in which the characteristic of a memory cell region, that of a logic circuit region and that of the other circuit region are made optimal respectively, so as to be mixed and mounted on the same substrate, and to provide a method of manufacturing the semiconductor device. - 特許庁

本発明による光変調器は、入力データ信号と関連するＲＦドライブ信号の振幅（ドライバ回路の利得）を最適化するためのフィードバック回路を備える。例文帳に追加

The optical modulator of this invention is provided with a feedback circuit to optimize the amplitude of an RF drive signal (gain of a driver circuit) relating to an input data signal. - 特許庁

書込み走査信号を生成する走査回路部の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じた最適な移動度補正処理を実現できるようにする。例文帳に追加

To realize optimal mobility correction processing corresponding to gradation without causing complicated configuration of a scanning circuit for generating a write scanning signal and an increase in power consumption. - 特許庁

半導体集積回路の効率的かつ最適なレイアウト設計をおこなうことによって、半導体集積回路の故障検出率向上、品質向上、さらにはレイアウト設計の短期化を図ること。例文帳に追加

To attain an enhancement in a failure detection rate of a semiconductor integrated circuit, an increase in quality, and furthermore, shortening of a layout design period by performing an efficient and optimal layout design of the semiconductor integrated circuit. - 特許庁

連続運転中のシステムの回路の故障に対して、画像処理回路を最適化し、画像が表示される状態にまで容易に復帰し、かつダウンタイムを最小限にすることができる。例文帳に追加

To provide an image processing system capable of returning to the displayed state of an image by optimizing an image processing circuit, and minimizing a downtime, with respect to a circuit failure in the system during continuous operation. - 特許庁

事業者毎に異なる表示要求仕様に対し、別々の回路が必要となり回路規模の増大を招いたり、事業者毎に最適化すると別品種のＬＳＩとして開発する必要があり、開発コスト増を招くといった課題を有している。例文帳に追加

To provide the video display device having excellent extension performance where increase in the development cost can be suppressed. - 特許庁

受信信号の強弱を検出して局部発振回路の電流を最適値に設定することにより、簡単な構成で局部発振回路の低消費電流化を実現すること。例文帳に追加

To materialize a low consuming current of a local oscillation circuit with a simple configuration by detecting whether a received signal is strong or weak so as to set a current of the local oscillation circuit to an optimum value. - 特許庁

同じセル高さを有する複数の標準的なセルにより集積回路レイアウトを形成し、レイアウトの配列を最適化させることが可能な集積回路レイアウトを自動的に形成する方法を提供する。例文帳に追加

To provide a method of automatically forming an integrated circuit layout optimizing the arrangement of the layout by forming the integrated circuit layout by a plurality of standard cells having the same cell height. - 特許庁

ＲＦ回路の設計の自由度を高めるべく、ポート共振線路において性能を改善するために誘電体回路基板材料を最適化することを目的とする。例文帳に追加

To optimize a dielectric circuit substrate material to improve the performance in a port resonant line in order to improve the degree of freedom in design of an RF (radio frequency) circuit. - 特許庁

ＲＦ回路の設計自由度を増加し、より具体的には、性能を向上する為に誘電体回路基板材料の最適化にする方法及び装置を提供する。例文帳に追加

To provide a method and an apparatus for optimizing a dielectric circuit substrate material in order to increase the degree of freedom in design of an RF (radio frequency) circuit, and more specifically, to improve its performance. - 特許庁

ＲＦ回路の設計自由度を増加し、より具体的には、２つのポートと結合共振線路を有するフィルタにおける性能を向上する為に誘電体回路基板材料を最適化する方法及び装置を提供する。例文帳に追加

To provide a method and an apparatus for optimizing a dielectric circuit substrate material in order to increase the degree of freedom in design of an RF (radio frequency) circuit, and more specifically, to improve the performance in a filter having two ports and a connected resonant line. - 特許庁

ＤＣ−ＤＣコンバータの制御回路において、ラジオ受信へのノイズ妨害を抑え、且つ、昇圧電圧量を最適化した制御回路を提供することを目的とする。例文帳に追加

To provide a control circuit which inhibits noise interference to a radio receiver in a control circuit of a DC-DC converter, and allows the amount of a boosting voltage to be optimized. - 特許庁

当該半導体集積回路設計方法では、半導体集積回路のレイアウトに応じてマージンが決定されることによってマージンが最適化され、オーバーマージンによる設計工数の増加が防止される。例文帳に追加

In this method of designing a semiconductor integrated circuit, the margins of the characteristics are optimized by determining the margins according to the layout of the semiconductor integrated circuit, resulting in preventing an increase in the number of designing processes due to overmargins. - 特許庁

多チャンネルＡＶアンプに簡単な切換回路と遅延回路を追加することにより、２チャンネルステレオ再生時にはバイアンプ再生の高音質駆動の最適化を低価格で実現する。例文帳に追加

To inexpensively achieve optimization of high sound-quality drive of bi-amplifier reproduction in two-channel stereo reproduction, by adding a simple change-over circuit and delay circuits to a multi-channel AV amplifier. - 特許庁

集積回路の設計における、速度および予測される電力消費を最適化する方法が、集積回路設計の素子を表す機械表現(606)を生成すること（404）を含む。例文帳に追加

This method for optimizing a speed and a predicted power consumption in design for the integrated circuit includes generation 404 of an mechanical expression 606 for expressing elements for the integrated circuit design. - 特許庁

まず、フリップフロップ抽出部３で、論理回路格納部２に格納された最適化の対象である論理回路に含まれるフリップフロップを抽出する。例文帳に追加

A flip-flop extraction part 3 extracts a flip-flop included in the logic circuit as an object of optimization stored in the logic circuit storage part 2. - 特許庁

また、制御回路１０は、補助補償回路５の制御信号を変化させて、光信号対雑音比の測定結果と比べて、最適な制御信号を見いだす。例文帳に追加

The control circuit 10 changes a control signal of the auxiliary compensation circuit 5 to compare measurement results of the ratio of the optical signal to noise and finds the most suitable control signal. - 特許庁

微小化する回路形成に最適であり、従来の導電性銀ペーストより導電性の良い回路を形成できる導電性銀ペースト及び該導電性銀ペーストを用いた電磁波シールド部材を提供する。例文帳に追加

To provide a conductive silver paste which is most suitable for forming a circuit-made minute and can form a circuit, having a better conductivity than the conventional conductive silver paste, and to provide an electromagnetic wave shielding member using the same. - 特許庁

制御部３３は、折り畳み型携帯電話機４０が開いているときには、アンテナ特性切り替え回路４１を作動させ、アンテナ整合回路１０の特性を切り替え、折り畳み型携帯電話機４０が開いた状態において、アンテナ整合回路１０の特性が最適化されるようにし、ひいては、アンテナ２３の特性の最適化を実現する。例文帳に追加

The control part 33 operates an antenna characteristic switching circuit 41 when the folding type portable telephone set 40 is opened to switch the characteristics of the antenna matching circuit 10 and then optimizes the characteristics of the antenna matching circuit 10 and further the characteristics of the antenna 23 when the folding type portable telephone set 40 is opened. - 特許庁

さらに、その場合において、前記最適化回路は、前記第１クロックと前記第２クロックとを選択的に出力するクロック切替え回路を有する構成であることが好ましい。例文帳に追加

Further, in the case, the optimization circuit is preferably configured to have a clock switching circuit for selectively outputting the first clock and the second clock. - 特許庁

無駄な作業を省くことが可能であり、回路設計の最適化を実現する動作合成装置、デバッグ装置、書き込み装置並びに回路設計支援システム及び方法を提供する。例文帳に追加

To provide a motion composition device, a debugging device, a write device and a circuit design support system and a method capable of eliminating useless work and realizing optimization of the circuit design. - 特許庁

ＲＦ回路の設計自由度を増加し、より具体的には、共振線路における性能を向上する為に誘電体回路基板材料を最適化する方法及び装置を提供する。例文帳に追加

To provide a method and an apparatus for optimizing a dielectric circuit substrate material in order to increase the degree of freedom in design of an RF (radio frequency) circuit, and more specifically, to improve the performance in a resonant line. - 特許庁

ＲＦ回路の設計自由度を増加し、より具体的には、シングルポート共振線路における性能を向上する為に誘電体回路基板材料を最適化する方法及び装置を提供する。例文帳に追加

To provide a method and an equipment increasing design latitude of radio frequency circuit, that is, furthermore, which optimize a dielectric circuit board material for improving performance in a single port resonant line. - 特許庁

シフト回路に供給するバイアス電圧を最適化し、入力信号に対するトランジスタのオンオフ応答性を好適に維持することができるレベルシフト回路を提供する。例文帳に追加

To provide a level shift circuit, capable of suitably maintaining ON/OFF response of a transistor to an input signal by optimizing the bias voltage supplied to a shift circuit. - 特許庁

半導体装置の製造プロセス最適化手法は、回路設計データから作成されたフォトマスクを用いて露光プロセスにより回路設計データに基づいたパターンを基板上に形成する。例文帳に追加

A technique for optimizing a semiconductor device manufacturing process forms a pattern based on circuit design data on a substrate through an exposure process using a photomask created from the circuit design data. - 特許庁

メモリセルの容量を考慮することなくモジュールサイズを最適に最小化することができ、容易に回路構成をすることができる半導体集積回路装置を提供する。例文帳に追加

To provide a semiconductor integrated circuit device, where a module can be optimally minimized in size without taking the capcity of memory cells into consideration and a circuit can be formed easily. - 特許庁

プログラマブル論理回路を実装したデータ処理端末において、ユーザー側で処理内容が変更した場合、ユーザーがプログラマブル論理回路を変更し、処理の最適化を図ることを実現する。例文帳に追加

To optimize processing by allowing a user to modify a programmable logic circuit when a processing content is modified by a user side, in a data processing terminal mounted with the programmable logic circuit. - 特許庁

非選択アンテナから回路側を見たインピーダンスを調整して選択された方のアンテナ特性を最適化することができるダイバーシティ切替回路を提供すること。例文帳に追加

To obtain a diversity changeover circuit that can optimizes a characteristic of a selected antenna by adjusting the impedance when viewing the circuit from an antenna that is not selected. - 特許庁

電源回路は、一次コイルに供給される電力を調整する回路を含み、レセプタクル内に配列される誘導的に動力を備えた装置の位置及び累積的な特性に基づいて動作を最適化する。例文帳に追加

A power supply circuit includes a circuit for adjusting power supplied to the primary coil, and optimizes an operation based on the position and cumulative characteristics of the inductively powered devices disposed in the receptacle. - 特許庁

評価値計算手段２は、等価回路変換手段１Ａにより変換された回路図データＤ１と環境変数データＤ３とを読み込んで最適化の程度を評価する評価値を計算する。例文帳に追加

An evaluation value calculating means 2 reads the circuit diagram data D1 converted by the equivalent circuit converting means 1A and environmental variable data D3, and calculates an evaluation value for evaluating the level of optimization. - 特許庁

一実施形態において、装置は、電流最適化論理回路(214)、限界基準電流を生成するためのプログラマブル電流源(212)、及び電流プログラム論理回路(220)を有する。例文帳に追加

In one embodiment, an apparatus comprises a current optimization logic circuit (214), a programmable current source (212) for generating limit reference current, and a current program logic circuit (220). - 特許庁

単一の集積回路チップ上にマルチプレクサ及び可変利得増幅器を集積し、部品数削減や速度および分離に関する最適化を図った受信回路を提供する。例文帳に追加

To provide a reception circuit which reduces numbers of components, improves its speed and its separation, by integrating a multiplexer and a variable gain amplifier on a single integrated circuit chip. - 特許庁