「回路の最適化」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

シフトレジスタの薄膜トランジスタの配置を最適化して、駆動回路側の単位セルを狭ピッチ化可能なアクティブマトリクスパネルを実現すること。例文帳に追加

To realize an active matrix panel in which pitches of unit cells on a drive circuit side are made narrow by optimizing arrangement of thin film transistors of a shift register. - 特許庁

１枚のＰＣＢ（プリント回線基板）内で所望する信号毎に信号伝送特性を最適化可能で、かつ、ＰＣＢの大型化を抑制することのできるプリント回路基板を提供する。例文帳に追加

To provide a printed circuit board where signal transmission characteristics can be optimized for each signal desired in one sheet of PCB (printed circuit board) and a large-scale of PCB can be inhibited. - 特許庁

該光ディスク１２の実際の再生時にディスク径方向位置に応じて、波形等化回路２０の波形等化特性調整パラメータをテスト再生による調整値から予測される最適値に随時調整する。例文帳に追加

When the optical disk 12 is reproduced really, the adjustment parameters of the waveform equalization characteristic of the waveform equalizer circuit 20 are adjusted any time to the optimum values predicted from the adjusted values by the test reproduction according to the disk radial directional positions. - 特許庁

転写の整列誤差を最小化し、光導波路の断面に最適化された反射防止膜を備えるハイブリッド光集積回路用基板の製造方法を提供する。例文帳に追加

To minimize alignment error of transcription and to realize a manufacturing method of a substrate for a hybrid optical integrated circuit provided with an antireflection film which is optimized to a cross section of an optical waveguide. - 特許庁

不良ワード線の判定経路を最適化してアクセス時間を短縮化することにより冗長回路を使用してもメモリセルの選択タイミングの遅延を防止する。例文帳に追加

To prevent delay of selection timing of a memory cell even if a redundant circuit is used by optimizing a decision path of a defective work line and shortening an access time. - 特許庁

共振式軌道回路を使用して新たな周波数を使用しないで速度制御の多段化指示を行い、運転時分の最適化や曲線部の速度制御を実現する。例文帳に追加

To provide a multi-staged instruction for speed control, using a resonance type track circuit, without using a new frequency, and to achieve optimization of an operation time, and speed control at a curved part. - 特許庁

安全性や信頼性の確保を図りながら、小型化、薄型化、あるいはデザインの多様性に対応でき、充電経路として最適な電気回路および基板の設計要求を満たす方法を提供する。例文帳に追加

To provide an electric circuit which can cope with the downsizing, thinness, or versatility of design while enabling the securement of safety and reliability, and is most suitable as a charging passage, and a method to satisfy design requirements of a substrate. - 特許庁

遅延補償素子の数を最小化（最適化）し、配線領域を低減することができ、半導体装置の回路の構成を改善し、チップ面積を縮小する例文帳に追加

To minimize (optimize) the number of delay compensation elements, to reduce a wiring region, to improve a structure of a circuit in a semiconductor device, and to reduce a chip area. - 特許庁

電池収納室と電気回路基板のレイアウトを最適化し、本来有する撮像装置の機能を損なわずに、小型化を実現させる撮像装置を提供する。例文帳に追加

To provide an imaging apparatus, the size reduction of which is attained without losing a substantial function of the imaging apparatus, by optimizing the layout of a battery containing chamber and an electric circuit board. - 特許庁

携帯式移動電話装置で用いられるバイポーラドランジスタ型正電源電力増幅器の制御回路を最適にし、消費電流を最小限にすることによって通話時間の長時間化を確保し、かつ回路の小型化を実現する。例文帳に追加

To provide a portable mobile phone that can extend its talk time by optimizing a control circuit of a bipolar transistor positive power supply power amplifier of the mobile phone and minimizing the current consumption and that realizes a downsized circuit. - 特許庁

本発明は、マルチ出力電源回路のクロスレギュレーション特性に依らず、ファンモータの回転速度を最適化並びに安定化することが可能なファンモータ制御回路及びこれを用いた電子機器を提供することを目的とする。例文帳に追加

To provide a fan motor control circuit capable of optimizing and stabilizing rotation speed of a fan motor without depending on cross regulation characteristics of a multi-output power source circuit and an electronic apparatus using the same. - 特許庁

これにより、内部電圧生成回路１１０を活性化／非活性化させる際の内部電圧ＶＰＰの大幅な変動をそれぞれ最適に防止することが可能となる。例文帳に追加

Accordingly, the device can optimally prevent considerable variations in the internal voltage VPP when activating/deactivating the internal voltage generation circuit 110. - 特許庁

チップ形状についての制約が大きく内部電源配線抵抗を低抵抗化する視点から最適なレイアウトができない場合でも、ＲＡＭ回路ブロックの性能が悪化しないこと。例文帳に追加

To prevent deterioration in the performance of an RAM circuit block even if an optimum layout is not available from a viewpoint of lowering internal power supply wiring resistance while limitation for chip shape is large. - 特許庁

電力変換回路を構成する半導体素子の温度変化幅を低減し、半導体素子の長寿命化に最適な強制風冷式電力変換装置を提供することである。例文帳に追加

To provide a forced air-cooling power converter which is optimum for life elongation of a semiconductor element by reducing the temperature change range of the semiconductor element constituting a power inverter circuit. - 特許庁

回路構成を簡単化してレイアウト面積を最適化することができる半導体メモリ装置及びその装置のデータ出力バッファを提供する。例文帳に追加

To provide a semiconductor memory device that can optimize the layout area by simplifying the circuit structure, and a data output buffer of the same device. - 特許庁

レプリカ遅延時間を量子化し、その結果に基づいて最適なセンスアンプ回路の活性化タイミングを生成する半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device which quantizes a replica delay time and generates an appropriate activation timing for a sense amplifier circuit based on the quantization result. - 特許庁

スイッチング制御方式の励磁回路を備えた電磁流量計において、温度変化に応じて励磁スイッチング周波数を最適化する励磁スイッチング周波数変更手段を設けたことを特徴とするもの。例文帳に追加

This electromagnetic flowmeter provided with the switching control type excitation circuit is provided with an excitation switching frequency changing means for optimizing an excitation switching frequency in response to the temperature change. - 特許庁

入力信号と出力信号との間で、それらの情報データにおけるデューティを同一化することができ、入力信号に対する信号処理を最適化することができるデューティ補正回路を提供する。例文帳に追加

To provide a duty factor correcting circuit capable of equalizing a duty factor in those information data between an input signal and output signal, and optimizing signal processing with respect to the input signal. - 特許庁

駆動電圧を発生させるのに最適な昇圧が設定され、負荷電流が増加した時は昇圧段数を増加させるので低消費電力化、小型化、応答性を改善することができるチャージポンプ方式電源回路を提供する。例文帳に追加

To provide a charge pump system power circuit capable of reducing power consumption, being miniaturized, and improving responsibility, by setting optimum voltage boost for generating a drive voltage and by increasing voltage boosting steps when a load current increases. - 特許庁

画質劣化を低減するためＳ／Ｎ劣化時でも入力されるテレビジョン信号の信号帯域に応じ、入力されるテレビジョン信号の信号帯域を最適に帯域制限するフィルタ回路を構成することを目的とする。例文帳に追加

To configure a filter circuit capable of applying optimum band limit processing to a signal band of a received television signal depending on the signal band of the received television signal even in a deteriorated S/N state in order to reduce image quality deterioration. - 特許庁

経時変化等に伴う回路素子の劣化により、各液晶駆動パルスに遅延が生じて映像信号と書き込み信号との位相関係がずれて、最適な表示画像が得られなくなる。例文帳に追加

To provide a display device, capable of obtaining an optimum display image at all times by automatically correcting deviation in phase relation due to temperature variation and time change, and its control method, and a projection type display device. - 特許庁

外部部品の付加を必要とせず、受信帯域雑音を低減する高周波電力増幅器の回路構成を提案し、小型化および高効率化に最適な高周波電力増幅器を提供する。例文帳に追加

To provide a high frequency power amplifier suitable for attaining a compact size and a high performance by specifying a circuit configuration of a high frequency power amplifier for reducing receiving band noises without requiring additional external device. - 特許庁

３種類の電源電圧が使用される半導体集積回路装置において、入出力バッファに用いられるトランジスタのゲート酸化膜厚を最適化して製造する。例文帳に追加

To manufacture a semiconductor integrated circuit device in which three kinds of power supply voltages are used with optimized thickness of a gate oxide film of a transistor to be used for an input/output buffer. - 特許庁

並列Ｎチャネル低速データを夫々ラッチクロックによりラッチして多重化することにより１チャネル直列高速データに変換する多重化回路において、ラッチクロックの位相を容易にかつ最適に調整可能とする。例文帳に追加

To easily and optimally adjust the phase of a latch clock in a multiplexer circuit for converting parallel N-channel low speed data into one- channel serial high speed data by latching the data with a latch clock respectively and multiplexing the data. - 特許庁

電圧ホールド期間では、サンプリング期間中に電流値サンプルホールド回路２６内のホールドコンデンサＣ１に保持しておいた電圧指示値を駆動電圧制御回路２４に与え、これに応じて駆動電圧制御素子２２が最適化された安定化電源Ｖｏｕｔを保持する。例文帳に追加

In a voltage hold period, a voltage specifying value held in a hold capacitor C1 of the circuit 26 in the sampling period is given to the circuit 24 and the element 22 holds the optimized stable power supply Vout in accordance with the above operations. - 特許庁

直流バイアス電流を必要とする超電導回路と同一チップ内あるいは直流バイアス電流を必要とする超電導回路と同一温度の近傍に配置することができ、直流バイアス電流の最適値への精密な制御と、超電導回路を含むシステムの簡略化を図ることができる直流バイアス電流制御回路を提供する。例文帳に追加

To provide a DC bias current control circuit which can be disposed in an identical chip to a superconductive circuit requiring a DC bias current, or in the vicinity of an identical temperature to the superconductive circuit requiring the DC bias current, and can be intended to precisely control to an optimum value of the DC bias current, and simplify a system containing the superconductive circuit. - 特許庁

一方映像信号７１は画像計測回路８０により、時間的に変化する入力画像に応じたカメラ撮像の最適化処理が上記と同じく自動もしくは半自動で実施される。例文帳に追加

For a video signal 71, an image measuring circuit 80 optimizes camera image-pickup operation corresponding to a temporally changing input image automatically or semiautomatically as mentioned above. - 特許庁

また、区分化された制御部は、論理回路部、センサ部、メカ駆動部などであり、区分ごとに電源供給を断続制御する手段を有し、動作状況に応じ給電を最適化し、装置の電力消費を低減する。例文帳に追加

The sectionalized control parts are, for example, a logical circuit part, a sensor part and a mechanism drive part, have means of intermittently controlling the power source supply for each section, and optimize the power supply depending on an operation state to reduce the power consumption of the apparatus. - 特許庁

各ＴＦＴをＬＤＤ構造とすることによってＣＭＯＳ回路における動作を高速化し、電気的特性を個別的に最適化し、表示品質の向上などを図ること。例文帳に追加

To make the operation of a CMOS circuit fast by forming respective TFTs in LDD structure, to individually optimize electric characteristics, and to improve display quality and so on. - 特許庁

また、温度検出器２０４からの温度信号に基づいて、制御装置５０が可変減衰器２０２を制御することにより、温度等が変化した場合にでも、プリディストーション回路２００による歪補償が最適化される。例文帳に追加

Moreover, on the basis of a temperature signal from a temperature detector 204, the control device 50 controls the variable attenuator 202, so that, even if a temperature or the like changes, distortion compensation due to the predistortion circuit 200 is optimized. - 特許庁

半導体装置の回路セルや配線のレイアウト後の検証工程でタイミング違反が検出された場合に目的のパスのディレイを調整してパスのタイミングを収束させる際、回路最適化と再レイアウトの実行回数を可及的に少なくする。例文帳に追加

To minimize the frequency of executing circuit optimization and re-layout in stabilizing the timing of a path by adjusting a delay in the object path when a deviation from the timing is detected in a verification process conducted after layout for a circuit cell and wiring in a semiconductor device. - 特許庁

記述レベル最適化処理部6は階層論理回路情報が条件分岐処理の構文を含むか否かの検索を行い、論理解析部7が入力信号「c1」,「c2」,「c3」の互いの組み合わせの論理解析を行えるようにダミーの回路記述を、隣接階層の階層論理情報へ挿入する。例文帳に追加

A description level optimizing section 6 retrieves whether or not the hierarchical logic circuit information contains the syntax of condition branching processing and inserts dummy circuit description into the hierarchical logical information of the adjacent hierarchy so that a logic analyzing section 7 may perform logic analysis on the combination of input signals. - 特許庁

ＦＦを跨いだ論理最適化が行われたため、従来の回路構造の類似性とその機能の比較を用いた、二つの論理回路間のＦＦ対応付け方法では正確にＦＦを対応づけられない場合でも、正確にＦＦを対応づけることが可能なＦＦ対応づけ方法を提供する。例文帳に追加

To provide an FF correlation method which can accurately correlate FF's to each other even when the FF's cannot be correlated to each other by a conventional method for FF correlation between two logic circuits which uses the similarity between circuit structures and compares their functions since logic optimization across the FF's has been performed. - 特許庁

自己の消費電流を減少できる上に、ＶＣＯ回路のように負荷の動作状態の差異に応じてその消費電流が大きく変動する場合には、その変動に応じて負荷に流れる消費電流を最適化できるようにした電源回路の提供。例文帳に追加

To provide a power supply circuit capable of reducing the current consumption of the circuit itself and optimizing the consumption of a current flowing into a load in accordance with the variation of current consumption when the current consumption is sharply changed in accordance with a difference between the operation states of a load such as a VCO circuit. - 特許庁

伸縮体における伸縮の可不可の制御と、この伸縮体の伸縮時における最適な減衰力の発生を可能にする流体圧回路の具現化にあって、切換弁を高価にする構成の採用を回避する。例文帳に追加

To provide a switching valve structure which can perform control to enable/disable a telescopic body to be processed in telescopic motion, and implement a fluid-pressure circuit that an optimal damping force can be generated when the telescopic body is processed in the telescopic motion without an expensive switching valve. - 特許庁

この切換信号により、選択型共振フィルタ（２０）の複数のスイッチの中の一つが閉成され、ＬＣ共振回路のＬＣパラメータが最適の値に変化する。例文帳に追加

Because of the switching signal, one of the plural switches of the filter 20 is closed and the LC parameter of the LC resonance circuit changes to the optimum value. - 特許庁

タイミング最適化回路５１により、ＤＱ０送受信回路４８、ＤＱ１送受信回路４９およびＤＱ２送受信回路５０における送信タイミングを調整し、メモリ４２が、メモリコントローラ４１が送信するデータ信号ＤＱ０〜ＤＱ２の各ビットのデータ信号をセンターポイントで受信できるようにする。例文帳に追加

By a timing optimizing circuit 51, transmission timings in a DQ0 transmitting/receiving circuit 48, DQ1 transmitting/receiving circuit 49 and DQ2 transmitting/receiving circuit 50 are adjusted so that the data signals of each bit of data signals DQ0-DQ2 to be transmitted by a memory controller 41 can be received at a center point by a memory 42. - 特許庁

半導体集積回路装置のレイアウトを設計するにあたり、そのコンパクション実行ステップ２１の前の最適化のステップ２ａで、トランジスタのサイズに応じてコンタクト数および配線幅を増減するようにした。例文帳に追加

In designing a layout of a semiconductor integrated circuit device, in step 2a for optimization before step 21 for executing compaction, the number of contacts and the wiring width are increased or decreased according to the size of a transistor. - 特許庁

本発明の課題は、光変調器の動作点の安定化を行うと同時に動作点の制御も可能とすることにより、伝送路に応じた最適な伝送特性の実現が可能となる光送信回路を提供することにある。例文帳に追加

To provide an optical transmission circuit which realizes optimum transmission characteristic according to a transmission line by stabilizing an operational point of an optical modulator and also by controlling the operational point. - 特許庁

不揮発性メモリのセルのしきい値電圧を、チャージポンプの使用の最適化と装置の最大の信頼性を維持しながら高速変更する方法及び回路構造を提案することにある例文帳に追加

To provide a method for changing threshold voltage of a non-volatile memory cells at high speed and the circuit configuration that optimizes the uses of a charge pump and the device reliability. - 特許庁

チップ部品、ＰＤＰ等の電極や回路を、大幅にファイン化、高密度、高精度、高信頼性で形成することの出来る導電ペーストの製造に最適な銀粉末の製造方法の提供するものである。例文帳に追加

To provide a method for producing silver powder optimum for producing electrically conductive paste capable of forming an electrode and a circuit in a chip component, a PDP (plasma display panel) or the like with remarkable fining, high density, high precision and high reliability. - 特許庁

タイミング回路５内の位相調整回路５ｂは、この遅延量を基にクロック信号ＣＫＳの供給タイミングを算出してずらし、クロック信号ＣＫＳ、すなわち、映像信号ＤＡＴのサンプリング信号と、映像信号ＤＡＴとのタイミング（位相差）を最適化する。例文帳に追加

A phase adjusting circuit 5b in the timing circuit 5 calculates and shift the supply timing of clock signals CKS according to the monitored delay amount and optimizes the clock signals CKS, i.e., the timing (the phase difference) between the sampling signal of a video signal DAT (digital audio tape) and a video signal DAT. - 特許庁

半導体集積回路の配置配線工程後に性能最適化のためのセルの置換を容易に行え、配置配線工程のやり直しを不要にできること。例文帳に追加

To facilitate permutation of cells suitable for performance after a layout and wiring process of a semiconductor integrated circuit and dispense reworking for the layout and wiring process. - 特許庁

シェーディング補正のための補正係数のビット長を最適化して格納し、補正係数のデータサイズの縮小をはかることができるシェーディング補正回路を提供する。例文帳に追加

To provide a shading correction circuit in which reduction in the data size of a correction coefficient for shading correction can be attained by optimizing and storing a bit length of the correction coefficient. - 特許庁

また、各トランジスタの電流能力のバランスを最適化し、特に、第２のインバータ（200）を構成するトランジスタのサイズを縮小して回路面積の増大を抑制する。例文帳に追加

Furthermore, current capabilities of the transistors are optimally balanced, and an increase in the circuit area is suppressed by reducing, in particular, the size of the transistor constituting the second inverter (200). - 特許庁