「状態レジスタ」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

付与状態レジスタは、全プロセッサ１１へのシステムバスの使用権の現在の付与状態を記憶している。例文帳に追加

The application state register stores the present state of applying the use of the system bus to all the processors 11. - 特許庁

保存／リストア・モジュールが応答し、ホスト・インタフェースからタスク状態をインタフェース状態レジスタに格納する。例文帳に追加

A storing/restoring module responds and stores a task state in an interface state register from the host interface. - 特許庁

該監視装置は、該情報処理装置及び該記憶装置の電源状態を格納した電源状態レジスタをもつ。例文帳に追加

The monitor device has a power supply state register storing the power supply state of the information processor and the storage device. - 特許庁

ゲート線、該ゲート線に接続されているシフトレジスタの状態を検査し、かつ隣接するゲート線間のショートの有無状態も検査する。例文帳に追加

To inspect the states of a gate line and a shift register connected to the gate line and to inspect whether adjacent gate lines short or not. - 特許庁

レジスタ（１４９）は、タイマ回路（１３０）の割り込み要求の発行に伴って無効を示す状態から有効を示す状態に遷移する。例文帳に追加

The register (149) transits from an invalid state to a valid state, when a timer circuit (130) issues an interrupt request. - 特許庁

ＦＩＦＯ回路１００は、レジスタと、セルの状態を示す状態コントローラとを有するセル１７０のアレイを含む。例文帳に追加

The FIFO circuit 100 includes the array of cells 170 each of which has a register and a state controller indicating the state of the cell. - 特許庁

フラッシュメモリ列の異なる部分を用いて使用するためのフラッシュバス待機状態のための待機状態メモリレジスタ１３８を持つ。例文帳に追加

A mobile communication device includes a wait state memory register 138 for flash bus wait states that is used in using different portions of a flash memory array. - 特許庁

ＦＰＵ接続制御部４０におけるＦＰＵ状態レジスタ４２が複数のＦＰＵ２０ａ，２０ｂ，２０ｃの状態を監視しておく。例文帳に追加

The state of FPUs 20a, 20b and 20c are monitored by an FPU state register 42 in an FPU connection control part 40. - 特許庁

電子キャッシュレジスタ１０は、開状態及び閉状態となる金銭収納ケース２５と、カメラ４０と、を備えている。例文帳に追加

An electronic cash register 10 includes a money storing case 25 which can be in an opened state or in a closed state and a camera 40. - 特許庁

したがって、状態保持レジスタ３７の内容を読み出すことで、ＡＳＩＣの異常発生時のデータ転送状態を把握できる。例文帳に追加

Consequently, it is possible to obtain the data transfer state in the ASIC when the abnormality is caused by reading the content of the state holding register 37. - 特許庁

比較回路１３は、機能ブロック１０の状態を記録しているステータスレジスタ１０ａとテンポラリレジスタ１４のステート状態を比較する。例文帳に追加

The comparison circuit 13 compares a state of a status register 10a storing a status of the functional block 10 with that of the temporary register 14. - 特許庁

状態レジスタに有効なアングル番号が書き込まれれば、マルチアングル区間に存在する複数のアングル映像のうち、状態レジスタ中のアングル番号に対応するものを選択的に再生する。例文帳に追加

When the valid angle number is written into the status register, among a plurality of angle video images present within the multi-angle block, an angle video image corresponding to the angle number in the status register is alternatively reproduced. - 特許庁

前記シフトレジスタ部は、入力された前記制御クロックの総数が前記チップ数に到達すると、各レジスタの状態値を前記位相状態生成部に出力する。例文帳に追加

When the total number of the received control clocks reaches the number of chips, the shift register section outputs a state value of each register to the phase state generating section. - 特許庁

また上記セレクタの選択状態を設定可能なレジスタ（１０６）と、上記レジスタの設定情報に基づいて、上記セレクタの選択状態を上記ＤＭＡ転送に同期して制御するための制御論理（１０７）とを設ける。例文帳に追加

Besides, the microcomputer includes a register (106) capable of setting the selection state of the selector; and a control logic (107) to control the selection state of the selector in synchronism with the DMA transfer, based on the setting information set by the register. - 特許庁

その状態フラグが未設定を表わす場合に、未設定フラグ検出回路３０２はその結果を検出して、シーケンスアドレスレジスタ３０６および未設定状態動作レジスタ３０４を起動する。例文帳に追加

If the status flag indicates nonsetting, an unset flag detecting circuit 302 detects the result and activates a sequence address register 306 and an unset state operation register 304. - 特許庁

ブート制御部４は、ＣＰＵ３によるブート制御の実行状態を保持するレジスタ部を有し、該レジスタ部の状態に応じてＦＲＯＭ１、２の更新を行う。例文帳に追加

A boot control part 4 is provided with a register part for storing the execution state of boot control by the CPU 3, and updates the FROM 1 and and the FROM 2 according to the state of the register part. - 特許庁

データ転送路がそれぞれチャネルＣｈ１，Ｃｈ２，Ｃｈ３に設定された３つのＤＭＡ制御装置には動作状態レジスタがそれぞれ接続され、各動作状態レジスタは優先度回路に接続される。例文帳に追加

Operation condition registers are connected respectively to three DM controllers set with data transmission passages in respective channels Ch1, Ch2, Ch3, and the respective operation condition registers are connected to a priority circuit. - 特許庁

レジスタ本体のポップアップ状態或いは収納状態に拘わらず、上面吹出口或いは前面吹出口からの空気吹出し流量を調整することができる空気吹出調整用レジスタを提供する。例文帳に追加

To provide a register for air blow-off adjustment capable of adjusting air blow-off flow rate from a top side blow-off port or a front side blow-off port irrespective of the pop-up state or the stored state of a register body. - 特許庁

機能制御レジスタ２２はディセーブル状態のとき、表示データ生成部２１を、ＤＭＡ転送を要求しないスタンバイ状態にし、クロック制御レジスタ２３はディセーブル状態のとき、表示データ生成部２１を、動作が停止するスリープ状態にする。例文帳に追加

A function control register 22 puts, in disable state, the display data generating part 21 in a standby state which required no DMA transmission while a clock control resistor 23 puts, in disable state, the display data generating part 21 in a sleep state where an operation stops. - 特許庁

製造工場から出荷した状態か否かを示す出荷状態表示レジスタ１４を設け、この出荷状態表示レジスタ１４の値を端子へ出力可能にすることにより、製品外部から出荷状態であるかどうかを判別できる。例文帳に追加

It can be discriminated from the outside of the product that this product is in a shipping state or not by providing a shipping state display register 14 indicating that a state at the time of shipping from a manufacturing factory is kept or not and enabling to output a value of the shipping state display register 14 to a terminal. - 特許庁

エラー状態ステージング・システムは、１組のエラー状態を検出するエラー状態組合せロジックと、その１組のエラー状態に関連するデータを記憶する１組のエラー状態レジスタとを含む。例文帳に追加

The error condition staging system includes: error condition combinational logic for detecting a set of error conditions; and a set of error condition registers for storing data related to the set of error conditions. - 特許庁

レジスターに記憶された情報に基づいて所定の処理を実行する回路群を少なくとも１つ備えたＡＳＩＣ１０であって、省電力状態から復帰するために必要なデーターを記憶するレジスターが配置されたレジスターエリアＡとその他の回路部分が配置されたロジックエリアＢとで電源供給ラインを分離し、省電力状態においてレジスターエリアＡにのみ電源を供給する。例文帳に追加

In the ASIC 10 including at least one circuit group executing predetermined processing based on information stored in a register, a power supply line is separated between a register area A in which a resistor storing data necessary for returning from a power saving state and a logic area B in which the other circuit part is disposed, and power is supplied only to the register area A in the power-saving state. - 特許庁

コード状態生成部３６の位相状態生成部は、入力内容に基づいてシフトレジスタ部を初期状態に設定してから、逓倍回路部３８からの第２クロックの周期毎に制御クロックを前記シフトレジスタ部に出力する。例文帳に追加

A phase state generating section of the code state generating section 36 sets a shift register section to an initial state on the basis of input contents and thereafter outputs a control clock to the shift register section by each period of a second clock from a multiplying circuit section 38. - 特許庁

この後、ＷＡＩＴ＿ｒｅｇ信号がＬｏｗとなり、レジスタ１０〜１４がホールド状態となる前にバスマスタの状態が次の状態へと遷移しても、遷移後の状態はバススレーブ側へ出力されない。例文帳に追加

Thereafter, the WAIT_reg signal becomes Low and, even if the state of the bus master transitions to the next state before the registers 10-14 are held, the state after the transition is not output to the bus slave side. - 特許庁

テストパタン作成器４は、与えられた論理回路を状態遷移機械とみなして得た状態遷移図を用いて、状態から状態への全ての遷移をテストするレジスタレベル故障診断用テストパタンを生成する。例文帳に追加

Using a status transition diagram obtained by regarding a given logic circuit as a status transition machine, a test pattern generator 4 generates a test pattern for diagnosing resistor level trouble for testing all transitions from a status to a status. - 特許庁

ＣＰＵ及び内部回路にテストパターンを発生してテストを行って結果を保持するテスト回路(７，８)と、テスト回路を起動するテスト制御回路（６）と共に、テスト起動レジスタ（９）、テスト状態レジスタ(１０)、及びテスト汎用レジスタ(１１)を備える。例文帳に追加

The semiconductor data processing device is provided with: test circuits (7, 8) for generating a test pattern in a CPU and internal circuits, testing them and maintaining the test results; a test control circuit (6) for activating the test circuits; a test start register (9); a test status register (10); and a test general register (11). - 特許庁

リネーミングレジスタファイルＣＡＭはさらに現在のプロセッサー状態情報を用いてタグコンパレーターを選択的にイネーブルにしレジスタをアクセスする際の電力を最小にする。例文帳に追加

Further, the renaming register file CAM selectively enables a tag comparator using current processor state information to minimize the electric power during access to registers. - 特許庁

負荷付きループ制御レジスタは、レジスタの設定状態により、第１マルチプレクサ、第２マルチプレクサ、及び第３マルチプレクサの各々の切断、接続の選択を行う。例文帳に追加

The loop control register with load selects the respective disconnection and the connection of the first multiplexer, the second multiplexer, and the third multiplexer by the setting state of the register. - 特許庁

マイクロプロセッサ２７は初期動作を開始し押しボタンスイッチレジスタ２１の内容がオン状態のとき、ＤＩＰスイッチレジスタ２５に記憶されているアドレスを読む。例文帳に追加

The microprocessor 27 starts the initial operation and reads the address stored in the DIP switch register 25 when contents of the pushbutton switch register 21 indicate an on-state. - 特許庁

フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ１３８及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ１４０を含む。例文帳に追加

The flash memory controller also includes programmable wait state registers 138, and a password register 140 providing separate passwords for different portions of the flash memory array. - 特許庁

行列中のパリティチェックおよびアクティブレジスタの現在状態から、パリティチェックからアクティブレジスタの要素への票が決定される。例文帳に追加

Votes from parity checks to elements of the active register are determined from parity checks in the matrix and the current state of the active register. - 特許庁

このパッチコントロールプログラムによる処理では、プログラムの実行状態に応じて、パッチアドレスレジスタとパッチデータレジスタとの内容を動的に書き換える。例文帳に追加

In the process by the patch control program, contents of a patch address register, and a patch data register are dynamically rewritten in response to an execution state of a program. - 特許庁

入力セレクタ１３により、前段レジスタ５に対しクリティカルな状態の信号入力が行われ、入力された信号は組み合せ回路４、後段レジスタ６を通る。例文帳に追加

A signal of a critical state is input to the front stage register 5 by the selector 13, and the input signal is passed through the circuit 4 and the rear stage register 6. - 特許庁

エラー発生時にソフトウェア命令で更新されたソフトウェアビジブルレジスタのレジスタ値をソフトウェア命令の開始時点の状態値に回復できるようにする。例文帳に追加

To restore the register value of a software visible register updated by a software instruction when an error is generated into a state value at the time of starting the software instruction. - 特許庁

これにより、ファームウェア起動前のハードウェア初期状態で、熱制御レジスタ１２に初期値がセットされ、熱制御回路１１による熱制御レジスタ１２を用いた熱制御機能が有効になる。例文帳に追加

Thus, the initial value is set to the thermal control register 12 in the hardware initial state before firmware is started, to validate the thermal control function using the thermal control register 12 in a thermal control circuit 11. - 特許庁

この状態で、電子装置２０の出力レジスタ２０２から所定の信号が出力され、電子装置３０の接続切り換え回路３０２を介して、電子装置２０の入力レジスタ２０６に帰還される。例文帳に追加

In this state, a specified signal is output from the output register 202 of the electronic apparatus 20, and is fed back to the input register 206 of the electronic apparatus 20 via the changeover circuit 302 of the electronic apparatus 30. - 特許庁

セレクタＳＥＬ＿１〜４は、切換制御回路７２からの切換制御信号Ｓ７２に基づいて、スキャンレジスタと内部のレジスタとの間の接続状態を切り換える。例文帳に追加

The selectors SEL_-11-4 switch the connecting state between the scan resistors and the internal resistors, on the basis of a switching control signal S72 from a switching control circuit 72. - 特許庁

ＬＳＩ回路に内蔵されたレジスタ回路であって、ＬＳＩ回路においてエラー検出時にエラー発生前の状態にレジスタの内容を復帰させ、暴走を停止することを可能とする。例文帳に追加

To provide a register circuit contained in an LSI circuit capable of restoring, in the case of error detection in the LSI circuit, the content of a register to a state before the generation of the error to stop runaway. - 特許庁

複数の制御モジュール対応にコマンドを書き込むレジスタおよび複数の制御モジュール対応にその占有状態およびツリー状の従属関係を管理するレジスタをそれぞれ集中して配置する。例文帳に追加

Registers where commands are written corresponding to control modules and registers where occupation states and tree-shaped subordination relation are managed corresponding to the control modules are centralized and arranged. - 特許庁

初期化信号により表示処理部３０及び制御レジスタ４０の少なくとも１つが初期状態に設定された後に、取込部５０に取り込まれた設定データが制御レジスタ４０に設定される。例文帳に追加

After at least one of the display processing section 30 and the control register 40 is set to initial state by the initialization setting signal, the setting data fetched by the fetching section 50 is set in the control register 40. - 特許庁

入力ポートのレベルが通常時のレベルに復帰した場合には、ＣＰＵは、ＲＡＭアクセスを許可状態にして、バックアップＲＡＭに保存されていたレジスタ値を本来のレジスタに復帰させる。例文帳に追加

When the level of the input 570 is recovered to the normal one, the RAM access is made to be a permission state and a register value preserved in the back-up RAM is recovered in the original registers. - 特許庁

状態管理制御部１−１０は、外部レジスタ部１−５におけるデータ保存のタイミングと内部レジスタ部１−６におけるデータ保存のタイミングとのずれを認識して、このずれの期間における割り込み発生を抑制する。例文帳に追加

A state administration control part 1-10 recognizes a deviation between the timing of data storage in the external resister part 1-5 and the timing of data storage in the internal resister part 1-6 and suppress the occurrence of interruption in the period of this deviation. - 特許庁

状態レジスタは試験アクセスポート又はユーザーアドレス指定可能制御レジスタの選択された一方から入力を受け、それにより制御されるように設けられている。例文帳に追加

A status register receives input from a selected one among a test access port or a user addressable control register and is thereby controlled. - 特許庁

検出監視デバイス１８は内部に検出スイッチ３０の状態を示すレジスタ４０を持ち、起動時や終了時にこのレジスタ４０の値を参照して処理を行う。例文帳に追加

The detection and supervisory device 18 internally has a register 40 showing the,state of the detecting switch 30 and at the time of starting, or ending, while referring to the value of this register 40, processing is performed. - 特許庁

アービタ１０６は、予約レジスタ１２０〜１２１およびバッファ状態レジスタ１１８〜１１９ならびにキュー１１６〜１１７の優先順位に基づきパケットの出力調停を行う。例文帳に追加

The arbiter 106 arbitrates the output of packets according to priority levels of reservation registers 120 to 121, buffer state registers 118 to 119, and queues 116 to 117. - 特許庁