「状態レジスタ」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

プロセッサ（ＣＰＵ）１から、プログラムの実行状態に合わせて定義された実行状態データを、カウンタ（ＷＤＴＣ）がオーバーフローしない前にレジスタ５に保持する。例文帳に追加

Execution state data defined in accordance with the execution state of a program is stored in a register 5 from a processor (CPU) 1 before a counter (WDTC) does not overflow. - 特許庁

ＣＰＵ部１は処理要求がないことを確認すると、機能ブロック６−１〜６−ｎのレジスタの読み出し等で状態を把握し、状態記憶部３２に書き込む。例文帳に追加

When a CPU section 1 confirms that there is no processing request, it grasps the state by reading registers of functional blocks 6-1-6-n and writes it in a state storing section 32. - 特許庁

ＣＰＵは、まず、クロックモニタ制御を動作可能状態にするために、ＣＰＵ５６に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する。例文帳に追加

In a CPU 56, first a clock monitor register incorporated in the CPU 56 is set into a clock monitor enable state in order to turn clock monitor control into an operable state. - 特許庁

メモリ１の各アドレスにつき、その保持データが初期値であるべき第１状態又はこれとは異なる第２状態を示すフラグ情報を保持するフラグレジスタファイル３を持つ。例文帳に追加

For each address of a memory 1, the memory shuffle device has a flag register file 3, which holds flag information indicating a first state in which the data held in the memory should be an initial value or a second state which is different from the first state. - 特許庁

そして、演算処理を実行可能なＣＰＵ（２）と、上記外部発振器の状態を示す発振状態フラグに基づいて上記ＣＰＵに対する割り込み要求信号を形成可能なフラグ設定レジスタ部（９）とを設ける。例文帳に追加

Furthermore, the semiconductor integrated circuit device includes a CPU (2) capable of performing operation processing, and a flag configuration register unit (9) capable of forming an interrupt request signal to the CPU based on an oscillation state flag indicating the state of the external oscillator. - 特許庁

好ましくはシフトレジスタ２４の初期値を高速クロックの場合は遅延量が中間となる状態から開始し、低速クロックの場合は一番遅延量が少ない状態から開始するようにする。例文帳に追加

Preferably, the initial value of a shift register 24 is started from a state that the delay amount is intermediate in the case of a high-speed clock, and it is started from a state that the delay amount is minimum in the case of a low speed clock. - 特許庁

基本的方法は、符号生成器のガロア形線形フィードバックシフトレジスタが単位状態から既知のオフセットにある目標状態に更新される。例文帳に追加

In a basic method, a Galois linear feedback shift register of a code generator is updated to an object state from a unit state to an object state that is a known offset state. - 特許庁

装置が起動操作又はリセットにより起動し、ＳＴＲ移行要求によりＳＴＲ状態に移行した段階で、装置の状態を表すレジスタ値が期待値であるか否かを確かめる。例文帳に追加

When the device starts with starting operation or reset and transits to a STR state by a STR transition request, it is checked as to whether a register value showing the state of the device is an expected value. - 特許庁

また、電断処理（メイン）の実行後、動作が停止するかユーザリセット信号が入力されるまでの期間において、乱数値レジスタに数値データがラッチされているか否かを確認し、乱数値レジスタに数値データがラッチされている場合には、ダミーで乱数値レジスタの数値データを読み出すことで新たな数値データの取込が可能な状態とする処理を繰り返し行う。例文帳に追加

Also, in a period after the execution of power interruption processing (main) and before an operation is stopped or a user reset signal is inputted, it repeatedly performs the processing of confirming whether or not the numerical data are latched in the random number value register and attaining the state capable of fetching the new numerical data by reading the numerical data of the random number value register as a dummy when the numerical data are latched in the random number value register. - 特許庁

スキャンチェーンで接続された複数の内部レジスタを有し、初期設定データを前記内部レジスタに設定する半導体集積回路であって、圧縮された状態で入力される初期設定データを解凍する解凍部と、スキャンチェーンに従って、前記解凍部により解凍された前記初期設定データを前記内部レジスタに設定する制御部とを有することとした。例文帳に追加

The semiconductor integrated circuit having a plurality of internal registers connected by a scanning chain and capable of setting initializing data in these internal registers comprises a decompression part for decompressing the initializing data inputted in a compressed state and a control part for setting the initializing data decompressed by the decompression part in the internal registers. - 特許庁

少なくとも１つ以上のシフトレジスタを集積した状態でクロック周期に従ってゲート駆動パルスをゲートライン方向に位相偏移させてリセット信号を使用する薄膜トランジスタ液晶表示装置において、前記シフトレジスタの最後の段にダミー機能を有する１ビットシフトレジスタをもう１つさらに集積して形成する。例文帳に追加

In the thin film transistor liquid crystal display device which uses a reset signal by shifting the phase of gate driving pulses in a gate line direction according to clock cycles while at least one or more shift registers are integrated, one more 1-bit shift register with a dummy function is stacked and formed at the final stage of the shift registers. - 特許庁

クロック信号に同期してデータの取り込みを行うレジスタに対し、有効符号データと無効符号データとを交互に入力するとともに、当該レジスタに入力されるデータ値の状態を監視し、有効符号データで安定したと判定する毎に当該有効符号データをレジスタが保持するようクロック信号を制御する。例文帳に追加

Valid code data and invalid code data are input alternately to a register importing data, in synchronism with clock signals; the states of data values input to the register are monitored; and the clock signals are controlled so as to hold the valid code data by the register, each time it is determined that the data value is stabilized with the valid code data. - 特許庁

あるいは、少なくとも１つ以上のシフトレジスタを集積した状態でクロック周期に従ってゲート駆動パルスをゲートライン方向に位相偏移させてリセット信号を使用する薄膜トランジスタ液晶表示装置において、前記シフトレジスタ列の最後の段に位置したシフトレジスタのリセット信号を、駆動パルスの入力信号として使用する例文帳に追加

Or the thin film transistor liquid crystal display device which uses the reset signal by shifting the phase of the gate driving pulses in the gate line direction according to the clock cycles while at least one or more 1-bit shift registers are integrated uses the reset signal of the shift register positioned at the final stage of the shift register array as an input signal for the driving pulses. - 特許庁

共通な電極に流れ込む電流値の大きさでノズルの正常・不良を検出する手段と、吐出データ及び前記検出する手段の結果に応じて、マルチノズルの状態レジスタ及び不良レジスタを更新する手段と、前記いずれかの不良レジスタの不良ノズル数が１になった場合に不良のノズルの修復処理を行う手段と、を備えるようにしたものである。例文帳に追加

The multi-nozzle ink jet recorder comprises means for detecting a failed nozzle based on the magnitude of a current flowing into a common electrode, means for updating the state register and a failure register in the multi-nozzle depending on ejection data and results from the detecting means, and means for repairing a failed nozzle when the number of failed nozzles in any one failure register becomes 1. - 特許庁

１つのピンに複数のＤＵＴが接続される半導体試験装置において、 前記ＤＵＴ毎に比較結果レジスタが設けられ、これら比較結果レジスタには対応するＤＵＴがアクティブ状態のとき選択的にフェイル情報が書き込まれることを特徴とする。例文帳に追加

In the semiconductor-testing device where a plurality of DUTs are connected to one pin, a comparison result register is provided for each DUT and fail information is selectively written to the comparison result register when the corresponding DUT is active. - 特許庁

タスク実行手段２０は、次に実行するタスクのアドレスを優先度レジスタ１８および順位レジスタ１９から読み出し、そのタスクを実行し、実行後は、タスクの状態に基づきマトリクス回路１の情報を更新する。例文帳に追加

A task performing means 20 reads the address of a task that is next conducted from the priority register 18 and the order register 19, performs the task and updates the information of the circuit 1 on the basis of the state of the task after performing the task. - 特許庁

このため、メインＲＡＭのスタックエリアへ退避したレジスタの値の復帰が行われていない状態において、既に退避したデータがあるスタックエリアに対し、再度レジスタの値が退避されてしまう多重スタックが起こることが防止できる。例文帳に追加

This constitution can prevent the occurrence of multiple stack such as saving the value of a register again in a stack area which has saved data already in a state where the register value saved in the stack area of the main RAM is not returned yet. - 特許庁

乱数値レジスタが読み出されるまで新たな数値データの取込を禁止するとともに、ゲームの進行制御を開始する前の段階で乱数値レジスタの数値データを読み出すことで新たな数値データの取込が可能な状態とする。例文帳に追加

The fetch of new numerical data is inhibited until a random number value register is read, and the state capable of fetching the new numerical data is attained by reading the numerical data in the random number value register in a stage before starting the progress control of a game. - 特許庁

制御回路９は、データ及びスタート生成ビットがレジスタ５にセットされた場合に、バスＢがアイドル状態となるまでウェイトし、第１の制御信号を出力し、ストップ生成ビットがレジスタ５にセットされた場合に、第２の制御信号を出力する。例文帳に追加

The bus control circuit 9 waits until the bus B comes to an idle state when data and a start generation bit are set to the register 5, and outputs a first control signal, and outputs a second control signal when a stop generation bit is set to the register 5. - 特許庁

この後、ＣＰＵは、テスト状態レジスタの値によりテストが行われたことを確認すると、テスト回路よりテスト結果を読み出して判定を行い、テスト汎用レジスタの設定に従って、続けてテストを行うかどうかなどを判定しテストを続けることが可能とされる。例文帳に追加

Then, upon confirming the completion of test with the value of the test status register, the CPU reads the test results from the test circuits for determination, and determines whether to continuously perform the test according to setting of the test general register for continuity of the test. - 特許庁

演算処理装置は、演算処理に関するデータを保持する汎用レジスタと、演算処理装置の状態に関する情報を保持するプログラムステータスレジスタ10とを含み、割込み処理やタスクを切り換える際に、データおよび情報は退避される。例文帳に追加

The arithmetic processing unit includes general purpose registers for holding data of operations, and a program status register 10 for holding information on the status of the arithmetic processing unit, and saves the data and information at interrupt handling and task switching. - 特許庁

レジスターＲＥＧ２に格納した状態値がレジスターＲＥＧ１に格納した正常終了値と不一致になると、比較回路ＣＭＰ１は異常信号ＮＧを出力し、シーケンス・コントローラＳＣ１はＣＰＵ４に割込み要求を発してデータ転送を中断させる。例文帳に追加

When the state value stored in the register REG2 becomes unmatched with the normal end value stored in the register REG1, a comparative circuit CMP1 outputs an abnormality signal NG, and the sequence controller SC1 transmits an interruption request to a CPU 4 to interrupt the data transfer. - 特許庁

また、複数のレジスタを設置したことで、そのレジスタの段数だけの状態を保持できるため、１サイクルごとに複数の暗号文ブロックを入力することで、複数の暗号ブロックを同時に処理することができる。例文帳に追加

By conducting the processes in a plurality of cycles, the processing time per cycle is made shorter and the circuits are operated at high speed Moreover, by providing a plurality of registers, since states equivalent to the number of stages of the register are held, a plurality of ciphered blocks is processed simultaneously, by inputting a plurality of ciphered sentence blocks for every cycle. - 特許庁

第２の読み出しにおけるカウンタのカウント値と、読み出し値レジスタに記憶されている第１の読み出し時のカウント値と、基準値レジスタ７に記憶されている基準値とを比較することによって、選択セルの記憶状態が判別される。例文帳に追加

A storage state of the selecting cell is discriminated by comparing a count value of the counter in the second read-out, a count value at the time of the first read-out stored in the read-out value register, and a reference value stored in a reference value register 7. - 特許庁

中央処理回路（１４０）は、条件付分岐命令に関して強制ジャンプの有効／無効を示すレジスタ（１４９）を有し、条件付分岐命令の実行時にレジスタ（１４９）が有効を示す状態であれば分岐条件が成立したものと判定する。例文帳に追加

The central processing circuit (140) includes a register (149) for indicating validity or invalidity of a forced jump in relation to a conditional branch instruction, and determines that the branch condition is satisfied if the register (149) indicates validity when executing the conditional branch instruction. - 特許庁

スレーブ115がマスタ100からの通信によりスリープ状態になり、その後、スリープ解除した場合、このスリープ解除信号によりスレーブの通信IC704内の送信レジスタ323をリセットし、その後スレーブのCPU113から送信レジスタ323に最新の送信データを格納する。例文帳に追加

In the case that the slave 115 reaches a sleep state by communication from the master 100 and is relieved of the sleep state, this sleep release signal resets a transmission register 323 in a communication IC 704 of the slave and a CPU 113 of the slave stores newest transmission data into the transmission register 323. - 特許庁

また前記発酵処理工程後に、密封状態で蒸煮、冷却（または冷凍）、湿熱処理を行うレジスタントスターチ生成工程を行った後に精麦したり、前記発酵処理工程後に精麦し、精麦した小麦粒のレジスタントスターチ生成処理を行って製出する。例文帳に追加

Alternatively, the method comprises polishing wheat after a resistant starch producing process of cooking, cooling (or freezing) and performing wet heat treatment in a sealing condition after the fermentation treatment process, or polishing wheat after the fermentation treatment process and subjecting the polished wheat grains to resistant starch producing treatment. - 特許庁

レジスタ内部にレジスタの初期状態を決めるリセット回路を設けてある半導体集積回路において、リセット信号にノイズが乗っても、リセット回路が誤動作して他の回路に誤動作の影響を防止することを目的とする。例文帳に追加

To prevent an influence of a malfunction to another circuit due to a malfunction of a reset circuit even when a noise is carried on a reset signal in a semiconductor integrated circuit having the reset circuit for deciding an initial state of a register in the register. - 特許庁

定着ヒータを定期的に監視し異常がなければヒータリレーの強制ＯＦＦ解除を判断するソフトウェアにて、レジスタｒからカウンタ値を読み込みレジスタｗにそれを書き込む処理を行い、自身の動作状態をハード検知できる様にする。例文帳に追加

Processing for reading out the counter value from the register r and writing the read counter value in a writing register w is performed by using software for periodically monitoring the fixing heater, and when there is no abnormality, judging the forced OFF release of a heater relay so that its own operation state can be detected by hardware. - 特許庁

コントローラ（１１０）は、さらに、電荷転送レジスタ（４７）が、光電性素子（４１）のアレイから電荷転送レジスタ（４７）に既に転送された１組の電荷を移送している期間中、転送ゲート（４４）を閉じた状態に維持するよう構成される。例文帳に追加

The controller 110 is further configured to keep the transfer gate 44 in a closed state during a time period, when the charge transfer register 47 is shifting a set of charges previously transferred from the array of photosensitive elements 41 to the charge transfer register 47. - 特許庁

シフトさせたデータの上位Ｑビットおよび別途入力される係数データを、乗算器１９で乗算し、乗算結果レジスタ２３およびシフト結果レジスタ２１を介して、その乗算結果およびデータのシフト状態を示すフラグデータを出力する。例文帳に追加

Higher Q bits of the shift data and separately inputted factor data are multiplied by a multiplier 19, and the multiplying result and flag data for indicating a data shift state are outputted via a multiplying a result register 23 and a shift result register 21. - 特許庁

転送制御回路からは、タイマＴＭＲが停止状態であるため、転送許可信号が出力されているので、周期設定レジスタＲＥＧＣにＣａが、デューティ設定レジスタＲＥＧＤにＤａが即時に転送及び、格納される。例文帳に追加

Since a timer TMR is in a stop state, a transfer control circuit outputs a transfer acknowledgement signal, so Ca is transferred to and stored in a period-setting register REGD immediately, and Da is transferred to and stored in a duty setting register REGD. - 特許庁

一方、Ｓ１０４で時間ｔ１以内に信号を検知しなかった場合には（Ｓ１０４−Ｎｏ）、カウンタ値の対応表によってレジスタ値を決定し（Ｓ１０７）、更に、レジスタ値をセットした後（Ｓ１０８）、省電力状態からの復帰信号を出力する（Ｓ１０９）。例文帳に追加

when any signal is not detected within the time t1 in S104 (S104:No), at the same time, a register value is determined in accordance with the correspondence table of counter values (S107), and further, after the register value is set (S108), a recovery signal from a power saving state is output (S109). - 特許庁

アドレス比較部１００ｃは、表示制御用レジスタ１０４に設定されるステータスレジスタ（設定内容）に従って、スクロール面用ＶＲＡＭ８５におけるスクロール面表示領域のスクロール状態を常に判断して、必要に応じて、適宜、エンプティフラグを発生させる。例文帳に追加

An address comparison part 100c always determines a scroll state of the display region of the scroll face in a VRAM 85 for the scroll face according to a status register (set contents) set in a register 104 for display control to properly generate an empty flag at need. - 特許庁

機能ブロック回路１は、その検証制御情報を受信すると、遷移停止制御回路４０、状態コード注入回路５０およびエラー状態注入回路８０を介して、その検証制御情報で指定される任意の状態コードおよびエラー状態を機能ブロック回路１の状態コードレジスタおよびエラー状態レジスタに注入した上で、機能ブロック回路１の動作を開始または停止させる。例文帳に追加

The functional block circuit 1, upon receiving the verification control information, injects an optional status code and an error status to be specified by the verification control information to a status code register, and an error status register of the functional block circuit 1, via a transition stop control circuit 40; and a status code injection circuit 50 and an error status injection circuit 80 and starts or stops operations of the functional block circuit 1. - 特許庁

メニューに使用される言語を設定するための第１プレイヤー状態レジスタに設定された言語に対応するインタラクティブグラフィックストリームのストリーム番号を第２プレイヤー状態レジスタに保存し、複数のインタラクティブグラフィックストリームの中から第２プレイヤー状態レジスタに保存されたストリーム番号に対応する一つのインタラクティブグラフィックストリームを選択する。例文帳に追加

The stream member of the interactive graphic stream corresponding to a language which is set to a register of a first player state for setting the language to be used for a menu is preserved in a register of a second player state, and one interactive graphic stream corresponding to the stream number preserved in the register of the second player state is selected from a plurality of the interactive graphic streams. - 特許庁

第１の層のスレッド状態ストレージと現在実行中のプロセッサの状態の間に結合された次スレッド選択論理は、限定された数の実行可能なスレッド・レジスタ状態からプロセッサで実行するために次のスレッドを選別する。例文帳に追加

The next thread selecting logic connected between the thread state storage of the first layer and the state of a processor under execution selects the next thread to be executed by the processor from the limited number of executable thread register states. - 特許庁

第１の層のスレッド状態ストレージと第２の層のスレッド・ストレージ機能の間に結合された実行可能スレッド選択論理は、第１の層の限定された数の実行可能なスレッド・レジスタ状態と第２の層のスレッド・ストレージ機能の間でスレッド状態を選択的に交換する。例文帳に追加

An executable thread selection logic connected between the thread state storage of the first layer and the thread storage function of the second layer selectively replaces the thread state between the limited number of executable storage register stages of the first layer and the thread storage function of the second layer. - 特許庁

機械状態変化４，４′，…；５，５′，…を検出し、該機械状態変化４，４′，…；５，５′，…によって発生する恐れのある、印刷のレジスタ精度の外乱を補償するように、機械状態変化４，４′，…；５，５′，…に基づき色分解画像３，３′，…の作成を変更する。例文帳に追加

A method for correcting the register fault comprises the steps of detecting changes in machine states (4, 4',...; 5, 5',...), and changing a formation of color separations (3, 3',...) so as to compensate a disturbance of register accuracy of printing possibility of occurring based on the changes in machine states (4, 4',...; 5, 5',...). - 特許庁

効果判定手段６は、状態レジスタ５に保持された動作状態の変化情報と対処コマンド実行後のサービス実行手段１０の動作状態を比較して、復旧又は回避の成否を判定し、その結果に応じて優先度情報を修正する。例文帳に追加

An effect determination means 6 compares the change information of the operating state held in the state register 6 with the operating state of the service execution means 10 after the execution of the handling command to determine the success or failure of the restoration or avoidance, and corrects the priority information according to the result. - 特許庁

効果判定手段６は、状態レジスタ５に保持された動作状態の変化情報と対処コマンド実行後のサービス実行手段１０の動作状態を比較して、復旧又は回避の成否を判定し、その結果に応じて優先度情報を修正する。例文帳に追加

An effect determining means 6 compares the change information of the operating state held to the state register 5, with the operating state of the service executing means 10 after executing the handling command, determines the propriety of restoration or avoidance and corrects priority information according to the result. - 特許庁

遊技制御手段５６Ａは、制御状態が復旧することを示す復旧コマンドを復旧処理において払出制御手段３７１Ａに送信した後、制御の起動タイミングを決めるためのタイマ割込の設定を行うとともに、レジスタの内容を復旧させるレジスタ復帰処理を行って遊技制御が可能な状態に戻る。例文帳に追加

The game control means 56A sets timer interrupt to determine the timing of starting control after sending a restore command showing restoration of a control state to a putting-out control means 371A in a restoration process and is returned to a state capable of controlling the game by performing a register restoration process to restore the content of a register. - 特許庁

ＡＴＡ／ＡＴＡＰＩインターフェース回路がスタンバイ状態又はスリープ状態であるときに、パケットコマンドの入力をトリガとしてホストからクロックが入力される前にＡＴＡ／ＡＴＡＰＩレジスタ・ファイルに書き込まれる内容とローカルレジスタ・ファイルに書き込まれる内容を基にコマンドパケット受信のためのシーケンス信号を発生する。例文帳に追加

In the standby state or sleep state of an ATA/ATAPI interface circuit, before a clock is inputted from a host with the input of a packet command as a trigger, a sequence signal for receiving a command packet is generated on the basis of contents to be written in an ATA/ATAPI register file and contents to be written in a local register file. - 特許庁

システムスタックポインタと、タスクスタックポインタと、２つのスタックポインタのうちで有効なスタックポインタを識別するための識別情報を保持する状態レジスタと、処理の種類が切りかわったときに状態レジスタの識別情報を処理の種類に対応して書き換える制御手段を有することを特徴とするマイクロコンピュータ。例文帳に追加

This microprocessor has a system stack pointer 112, a task stack pointer 111, a state register 113 storing identification information for identifying the effective pointer 111 in the two stack pointers and a controlling means 114 which rewrites the identification information of the register 113 in accordance with the type of processing when the type of processing is changed. - 特許庁

受信した通信パケットをシフト伝播するシフトレジスタと、前記通信パケットを検出パターンと比較し一致不一致の数を求め、これを判定基準に照合して状態遷移を決定し、この状態遷移に基づいて前記シフトレジスタから出力されるパケットを通過または廃棄するパケット通過／廃棄制御部を備える。例文帳に追加

The packet filter device is equipped with: a shift register which shifts and propagates a received communication packet; and a packet passage/discard control part which compares the communication packet with a detection pattern to find the number of consistency and inconsistency, collates the number with criteria to determine the state transition and passes or discards the packet outputted from the shift register on the basis of the determined state transition. - 特許庁