「Bit」に関連した英語例文の一覧と使い方(132ページ目) - Weblio英語例文検索

When read-out is performed and a memory cell of an odd number row is selected, a selector SELj selects the bit line BLj_O, grounds the bit line BLj_E, and makes the bit line BLk_E function as a shield line.例文帳に追加

読み出し時、奇数行のメモリセルが選択される時は、セレクタＳＥＬｊは、ビット線ＢＬｊ_Oを選択し、ビット線ＢＬｊ_Eを接地し、ビット線ＢＬｋ_Eをシールド線として機能させる。 - 特許庁

At the time of drilling, cooling water is supplied to the hollow part 120 of the drill bit 12 as shown by an arrow Y121 not only to suppress the generation of heat in the drill bit 12 but also to lubricously rotate the drill bit.例文帳に追加

穿孔の際、ドリルビット１２の中空部分１２０に矢印Ｙ１２１のように冷却水が供給され、発熱が抑えられると共に、回転が潤滑に行われる。 - 特許庁

An address conversion circuit 11 divides a 8-bit control signal Θdenoting a phase error of 0-2π into a high-order 2-bit conversion control signal and a low-order 6-bit address Θ' of 0-π/2.例文帳に追加

アドレス変換回路１１により０〜２πの位相誤差を示す８ビット制御信号Θを上位２ビットの変換制御信号と、０〜π／２の下位６ビットのアドレスΘ’に分ける。 - 特許庁

Thereby, since bit lines BLL0, BLL1 are connected, parasitic capacitance of the bit liens BLU0, BLU1 is made large, therefore, potential difference (read-out margin) of bit lines BLU0 and BLU1 is made large.例文帳に追加

これにより、ビット線ＢＬＬ0 ，ＢＬＬ1 が接続されるので、ビット線ＢＬＵ0 ，ＢＬＵ1 の寄生キャパシタンスが大きくなり、したがって、ビット線ＢＬＵ0 ，ＢＬＵ1 の電位差（読み出しマージン）が大きくなる。 - 特許庁

When a write address and a read address match each other, a bit-line control circuit sets the potential level of the selected second bit line to a potential level that corresponds to the writing data on the selected first bit line.例文帳に追加

ライトアドレスとリードアドレスが一致する場合、ビット線制御回路は、選択第２ビット線の電位レベルを、選択第１ビット線上の書き込みデータに応じた電位レベルに設定する。 - 特許庁

The bit position where errors to be accumulated at the time of fetching each bit corresponding to the error of the baud rate exceed a prescribed value is detected by a decoder 6c and NAND gate 6e of a bit position detecting part 6.例文帳に追加

ボーレートの誤差に応じて各ビットを取り込む際に累積する誤差が所定値を超えるビット位置を、ビット位置検出部６のデコーダ６ｃおよびＮＡＮＤゲート６ｅで検出する。 - 特許庁

A bit rate detection means 1 detects a bit rate of a serial digital video signal received from a terminal A through a transmission cable and provides an output of a switching signal C corresponding to the bit rate.例文帳に追加

ビットレート検出手段１は、伝送ケ—ブルを通して端子Ａから入力されたシリアルデジタル映像信号のビットレートを検出しビットレートに対応する切替信号Ｃを出力する。 - 特許庁

A bit map processing part 105 converts them into data of bit map form and a bit map comparison part 106 finds an exclusive logical sum to the converted data to perform comparison.例文帳に追加

ビットマップ化処理部１０５によってこれらをビットマップ形式のデータに変換し、変換後のデータに対してビットマップ比較部１０６で排他的論理和を求めて比較処理を行う。 - 特許庁

To provide a barrel shifter device and a barrel shifting method for achieving a P bit barrel shifter whose bit width is wider by adding a few pieces of hardware to a plurality of N bit barrel shifters.例文帳に追加

複数のＮビットバレルシフタに対して僅かなハードウェアを追加することで、ビット幅のより広いＰビットバレルシフタを実現したバレルシフタ装置及びバレルシフト方法を提供する。 - 特許庁

To reduce a cycle time necessary to generate a sticky bit to efficiently generate the sticky bit while reducing a hardware resource for generating the sticky bit.例文帳に追加

スティッキービットを生成するためのハードウェア資源を低減しながら、スティッキービットを生成するために必要となるサイクルタイムを削減して、スティッキービットを効率良く生成できるようにする。 - 特許庁

To provide a bit error insertion circuit for a PN pattern generator that can set a bit error to an optional position of a bit stream configuring a PN pattern signal.例文帳に追加

ビットエラーの挿入位置が、ＰＮパターン信号を構成するビット列の任意の位置に設定可能とするＰＮパターンジェネレータのビットエラー挿入回路を提供することを目的とする。 - 特許庁

A memory array is divided into two or more blocks in the columnar direction, and the bit lines are individually arranged to each block, then a bit line selecting circuit is prepared for selecting the bit line of the divided block.例文帳に追加

メモリセルアレイを列方向に２つ以上のブロックに分割し、各ブロックに対して個別にビット線を設け、分割したブロックのビット線を選択するビット線選択回路を備える。 - 特許庁

The first sub-bit line 28 has a lower resistivity than the bit line 16, and is electrically connected to the bit line 16 at least at two locations outside of the hydrogen barrier films 18, 25.例文帳に追加

第１のサブビット線２８は、ビット線１６と比べて抵抗率が低く、且つ水素バリア膜１８、２５の外側の少なくとも２箇所においてビット線１６と電気的に接続されている。 - 特許庁

An information bit determination part 16 determines a DSV bit value on the basis of a code of the DSV control section, and determines a special bit value on the basis of a code of the special calculation section.例文帳に追加

情報ビット決定部１６は、DSV制御区間の符号に基づいてDSVビットの値を決定するとともに、特殊演算区間の符号に基づいて特殊ビットの値を決定する。 - 特許庁

In accordance with the value of the key-bit reference counter 152, K data stored in the key register 130 are successively specified one bit by one bit, to be used sequentially for signing arithmetic operations.例文帳に追加

この鍵ビット参照カウンタ１５２の内容により、ビット指定ゲート１５４から、鍵レジスタ１３０に格納されているＫデータが順次１ビットづつ指定され、逐次署名演算に使用される。 - 特許庁

The driver bit 5 is inserted into an angular through hole 4 of a bit inserting part 1 fitted on a handle part of the bit holder, magnetically attempted on a magnet 3 on a rear end of the through hole 4 and held.例文帳に追加

ドライバビット５はビット保持具の柄部に嵌着されるビット挿着部１の角状の貫通孔４に挿入され、貫通孔４の後端のマグネット３に磁着して保持される。 - 特許庁

A 1st data bit is arranged at a specified position of a predetermined page and a 2nd data bit is arranged at a specified position with beam intensity similar to the position where the 1st data bit is arranged.例文帳に追加

第１データビットは予め定められたページの特定位置に配列され、第２データビットは第１データビットが配列された位置と類似するビーム強度を有する特定位置に配列される。 - 特許庁

In this cutoff equipment, a cutter bit mounting part 13 is provided on a cutter spoke 11 in the cutter head 10 of a shield machine 1, and the cutter bit 12 is attached to the cutter bit mounting part 13.例文帳に追加

シールド掘進機１のカッタヘッド１０におけるカッタスポーク１１には、カッタビット取付部１３が設けられており、カッタビット取付部１３にはカッタビット１２が取り付けられている。 - 特許庁

To solve the problem that a phenomenon is minimized in which a threshold distribution in a bit in the memory cell surrounded by a bit line and word line rises when completing the writing to a memory cell using the adjacent bit line and word line.例文帳に追加

隣接のビット線及びワード線を用いたメモリセルへの書き込み完了時に、それらに囲まれたビットのメモリセルにおけるしきい値分布の上昇現象を最小化する。 - 特許庁

When the transmitting audio data STL is bit-expanded 24-bit LPCM audio data, a process identical to that conducted for the 16-bit LPCM audio data is executed for the upper 16 bits.例文帳に追加

送信音声データＳＴＬがビット拡張された２４ビットＬＰＣＭ音声データであるとき、上位１６ビットに関しては、上述の１６ビットＬＰＣＭ音声データの場合と同様である。 - 特許庁

For example, a compressed texture bitmap have n-bit pixels (e.g., 16-bit pixels), with each storing up to m (e.g., four) pieces of n/m-bit (e.g., 4 bits) compressed values.例文帳に追加

例えば圧縮されたテクスチャビットマップは、それぞれがｍ個（例えば４）までのｎ／ｍビット（例えば４ビット）の圧縮された値を格納する、ｎビットピクセル（例えば１６ビットピクセル）を有する。 - 特許庁

This memory is provided with bit lines BL, word lines WL disposed so as to cross the bit lines BL and storage means connected between the bit lines BL and the word lines WL.例文帳に追加

このメモリは、ビット線ＢＬと、ビット線ＢＬと交差するように配置されたワード線ＷＬと、ビット線ＢＬとワード線ＷＬとの間に接続された記憶手段とを備えている。 - 特許庁

Then, sixteen bits arrangement is formed by exchanging adjoining even bits and odd bits in each bit order of the first reversed bit to the eighth copied bit (c).例文帳に追加

さらに、付加した第１ビット反転〜第８ビット複写までの各ビットの順序を、隣接する奇数番目のビットと偶数番目のビットで入れ替えて１６ビットの配列を作成する（ｃ）。 - 特許庁

To assign a bit to a group of transmission sub-channels by storing at least one bit-signal-to-noise ratio table in a memory in order to decide a bit assigning value and a gain magnification concerning each element of a group of transmission sub-channels based on this table.例文帳に追加

記憶ステップがメモリーに少なくとも１つのビット−信号対雑音比対応テーブルを記憶する通信システムにおいて、伝送サブチャネル群にビットを割り当てる。 - 特許庁

A latch 108 latches the multibit output, a first bit and a second bit of the multibit output are used for generating an output signal, and the output signal includes the first bit.例文帳に追加

ラッチ108は多重ビット出力をラッチし、多重ビット出力の第１ビットおよび第２ビットは出力信号を生成するために使用され、該出力信号は第１ビットを含んでいる。 - 特許庁

A smoothing bit 4 consisting of a bit 4a is provided to the lower surface side of a flange section 5 provided over the circumferential direction to the circumferential side in the vicinity of the front end of the bit main body 2.例文帳に追加

ビット本体２の先端部近傍における外周側に周方向へわたって設けられたフランジ部５の下面側に、ビット４ａからなるさらい用ビット部４を設ける。 - 特許庁

The operand X of a function is divided into a high-order digit bit string U and a low-order digit bit string D, and the definition region of the operand X is divided into a plurality of sections related with the high-order digit bit string U.例文帳に追加

関数のオペランドＸを上位桁ビット列Ｕと下位桁ビット列Ｄに分け、オペランドＸの定義域を上位桁ビット列Ｕに関係付けられた複数の区分に分ける。 - 特許庁

On the contrary, a memory cell of an even number row is selected, a selector SELj selects the bit line BLj_E, grounds the bit line BLj_O, and makes the bit line BLk_O function as a shield line.例文帳に追加

これに対して、偶数行のメモリセルが選択される時は、セレクタＳＥＬｊは、ビット線ＢＬｊ_Eを選択し、ビット線ＢＬｊ_Oを接地し、ビット線ＢＬｋ_Oをシールド線として機能させる。 - 特許庁

The bit line selecting switches 14 are connected to one-side ends of odd-numbered bit lines 12 and to the other-side ends of even-numbered bit lines 12.例文帳に追加

奇数番目に位置するビット線１２に対してはその一方の側の端部に、偶数番目に位置するビット線１２に対しては他方の側の端部に、それぞれスイッチ１４を接続する。 - 特許庁

The bit line potential control circuit 7 controls the reference bit line /RBL to a voltage level different from the voltage level of the bit line /BLi during the operation of reading data from the memory cell 21.例文帳に追加

ビット線電位制御回路７は、メモリセル２１からデータを読み出す読み出し動作時に、リファレンスビット線／ＲＢＬをビット線／ＢＬｉの電圧レベルと異なる電圧レベルに制御する。 - 特許庁

TECHNIQUE FOR REDUCING PARITY BIT-WIDTH FOR CHECK BIT AND SYNDROME GENERATION OF DATA BLOCK THROUGH USE DUE TO ADDITIONAL CHECK BIT TO INCREASE NUMBER OF MINIMUM WEIGHTED CODE IN HAMMING CODE H-MATRIX例文帳に追加

ハミングコードＨ行列における最小重み付けコード数を増やすべくチェック・ビットのパリティビット幅および追加チェック・ビットの使用によるデータブロックの症候群発生を減らす技術 - 特許庁

An eight-bit RISC based microcontroller includes an eight-bit register file 20 having a dedicated arithmetic logic unit (ALU), in addition to a general purpose eight-bit ALU 22.例文帳に追加

８ビットＲＩＳＣベースのマイクロコントローラは、汎用８ビット専用算術論理演算装置（ＡＬＵ）２２に加えて算術論理演算装置（ＡＬＵ）を有する８ビットレジスタファイル２０を含む。 - 特許庁

To provide a multiplexing apparatus to multiplex 1 bit audio signal of a fixed bit rate or a signal to compress 1 bit audio signal by a compression technology.例文帳に追加

固定ビットレートの１ビット・オーディオ信号又は１ビット・オーディオ信号を圧縮技術により圧縮した信号とを多重化させることのできる多重化装置の提供を目的とする。 - 特許庁

To transfer data in a bit unit convenient for demodulating the channel bit of an address or the channel bit of data from a decoding part in a demodulation part when transferring data by a common data bus.例文帳に追加

復号部からアドレスのチャネルビットとデータのチャネルビットを共有のデータバスでデータ転送するとき、復調部でどちらを復調するにも都合の良いビット単位でのデータ転送を可能とする。 - 特許庁

A bit line potential selecting means for applying a write-in potential to the bit line of an electric charges accumulating side and applying a ground potential to the bit line of the other side is provided on a memory cell being adjacent to the reference cell.例文帳に追加

レファレンスセルに隣接するメモリセルに対して、電荷蓄積側のビット線に書込み電位、他方のビット線に接地電位を印加するためのビット線電位選択手段を設ける。 - 特許庁

Multiple sense amplifiers S/A1 are provided in a manner corresponding to the bit lines, respectively, and detect the data stored in the memory cells through a bit line selected from the bit lines.例文帳に追加

複数のセンスアンプＳ／Ａ１は、それぞれ複数のビット線に対応して設けられており、該複数のビット線から選択されたビット線を介してメモリセルに格納されたデータを検出する。 - 特許庁

This device is provided with bit lines BL0, BL1, memory cells MC1 connected to each of the bit lines BL0, BL1, and a data read-out circuit 2 connected to the bit lines BL0, BL1.例文帳に追加

ビット線ＢＬ０、ＢＬ１と、これらビット線ＢＬ０、ＢＬ１それぞれに接続されたメモリセルＭＣ１と、ビット線ＢＬ０、ＢＬ１に接続されたデータ読み出し回路２とを具備する。 - 特許庁

A bit-line driving circuit 25a is arranged for each bit-line pair BLm, NBLm, and is configured to reduce one potential selected from those of the bit-line pair BLm, NBLm.例文帳に追加

ビット線駆動回路２５ａは、各ビット線対ＢＬｍ，ＮＢＬｍに配置されており、ビット線対ＢＬｍ，ＮＢＬｍのうち選択された一方の電位を低下させることが可能な構成を有している。 - 特許庁

The sense amplifier 6 is connected to the first and second bit lines BT and BN and read data based on a difference between a first potential of the first bit line BT and a second potential of the second bit line BN.例文帳に追加

センスアンプ６は、第１、第２ビット線ＢＴ、ＢＮに接続され、第１ビット線ＢＴの第１電位と第２ビット線ＢＮの第２電位との差に基づいて、データを読み出す。 - 特許庁

These bit line capacity variable devices 12a-12d varies bit line capacity in accordance with bit line potentials V0 and V1 at the time of data read-out operation of a ferroelectric memory.例文帳に追加

これらビット線容量可変装置１２ａ〜１２ｄは、強誘電体メモリのデータ読み出し動作時におけるビット線電位Ｖ０およびＶ１に応じてビット線容量を変化させる。 - 特許庁

The synthesizer 50 synthesizes the bit strings [1, 1, 1, 1, -1], [1, -1, 1, -1, -1], [1, -1, 1, 1, 1], and generates the same bit string [1, -1, 1, 1, -1] being the same as the bit string generated by a generation source.例文帳に追加

合成器５０は、ビット列［１，１，１，１，−１］，［１，−１，１，−１，−１］，［１，−１，１，１，１］を合成し、生成元が生成したビット列と同じビット列［１，−１，１，１，−１］を生成する。 - 特許庁

A second pair of bit lines GBL, and /GBL are arranged in accordance with the plurality of subarrays, receives signals from the first bit line pair and operates in a frequency lower than that of the first bit line pair.例文帳に追加

第２のビット線対GBL,/GBLは、複数のサブアレイに対応して配置され、第１のビット線対からの信号が供給され、第１のビット線対に比べて低い周波数で動作される - 特許庁

The “umbrella clause” of the relevant BIT does not have the effect of characterizing a claim only based on a breach of investment contract as a breach of the obligations under the BIT, and the arbitral tribunal has no jurisdiction over a dispute regarding such breach of the investment contract.例文帳に追加

本BIT のアンブレラ条項は、単なる契約違反のみと根拠とする申立について条約上の義務違反とする効果を持たず、仲裁廷は管轄権を有しない。 - 経済産業省

To provide a magnetic reproducing element, in which a magnetization free layer senses a leakage magnetic field from a magnetic bit and does not sense a leakage magnetic field from the adjacent magnetic bit even if a magnetic bit size to be reproduced and a magnetic bit distance between adjacent magnetic bits become smaller.例文帳に追加

再生すべき磁気ビットサイズ及び隣接する磁気ビット間隔が小さくなったような場合でも、磁化自由層が、磁気ビットからの漏洩磁界を感知し、隣接する磁気ビットからの漏洩磁界を感知しない磁気再生素子を得る。 - 特許庁

When a client requests the display of the composite image, a server device composites a scalable bit stream with a bit stream composition processor 13, and after that, transmits encoding data after cutting them so as to fit into the designated bit rate by a bit rate transcoder 16.例文帳に追加

サーバ装置は，クライアントが合成画像の表示を要求した場合，ビットストリーム合成処理部１３でスケーラブルビットストリームを合成した後，ビットレートトランスコード部１６により，指定されたビットレートに収まるように符号化データをカットして送信する。 - 特許庁