「Bit」に関連した英語例文の一覧と使い方(133ページ目) - Weblio英語例文検索

To provide a memory system having capability to correct a one-bit error and further to correct a two-bit error by using a code for detecting the two-bit error even when a burst error occurs and the two-bit error occurs in one code word.例文帳に追加

バースト誤りが生じて１符号語中に２ビット誤りが発生した場合でも、１ビット誤りを訂正し、更に、２ビット誤りを検出する符号を用いて２ビット誤りを訂正する可能性を有する記憶システムを提供すること。 - 特許庁

Once the testing mainframe catches data, the testing mainframe determines an offset value whereby a sum becomes a value of the first n-bit code word in addition to each m-bit packet, thereby reproducing the original n-bit code word from the data formed in the m-bit packet.例文帳に追加

試験メインフレームが一旦データを捕獲すると、試験メインフレームは各ｍビットパケットに加えて合計が最初のｎビットのコードワードの値になるオフセット値を決定することによって、このｍビットのパケット化データから元のｎビットのコードワードを再生する。 - 特許庁

Concerning this semiconductor memory device, when a high level signal is outputted from a test signal generating circuit 7, MOS transistors M1 and M2 are turned on, a bit line setting voltage VB1 is impressed to a bit line BL and a bar bit line bar setting voltage VB2 is impressed to a bit line bar /BL respectively.例文帳に追加

テスト信号発生回路７からハイレベルの信号が出力されると、ＭＯＳトランジスタＭ１、Ｍ２はオンし、ビット線（ＢＬ）にビット線設定電圧（ＶＢ１）が、ビット線バー（／ＢＬ）にバービット線バー設定電圧（ＶＢ２）が、それぞれ印加される。 - 特許庁

A recording bit string generation means 12 and a basic block generation means 13 generate an encoded block of (2×2)-bits where only a bit coordinated with the value of the information bit is made to be 1, as a basic block based on the information bit.例文帳に追加

記録ビット列生成手段１２及び基本ブロック生成手段１３は、情報ビットを基に、２×２ビットの符号化ブロックで、かつ当該情報ビットの値に対応づけられたビットだけを１としたものを、基本ブロックとして生成する。 - 特許庁

The audio signal encoding device includes a quantization information calculating section 130 which calculates quantization accuracy information of a first bit rate and a second bit rate, and an auxiliary data generating section 140 which generates and outputs differential quantization accuracy information between the first bit rate and second bit rate.例文帳に追加

第１のビットレートと第２のビットレートで量子化精度情報を算出する量子化情報算出部１３０と、第１のビットレートと第２のビットレートの差分量子化精度情報を生成、出力する補助データ生成部１４０とを備える。 - 特許庁

An address adjustment means 1c determines a logic reversed set of two bit strings as a replaced address when the first bit string is larger than the second bit string, and determines a set of two bit string as a replaced address in other cases.例文帳に追加

アドレス調整手段１ｃは、第１のビット列が第２のビット列より大きい場合には２つのビット列をそれぞれ論理反転した組を入替アドレスと判定し、それ以外の場合には２つのビット列の組を入替アドレスと判定する。 - 特許庁

The N-bit signature data embedded with the watermark data in this way is obtained by one bit for each block, wherein a value behind a dummy run of the block is defined as -1 when the bit is 0, and a value behind the dummy run of the block is defined as +1 when the bit is 1.例文帳に追加

以上のようにして透かしデータを埋め込んだＮビットの署名データを各ブロックに１ビットずつ、そのビットが０のときはそのブロックのダミーのランの後の値を‐１とし、ビットが１のときはそのブロックのダミーのランの後の値を＋１とする。 - 特許庁

In a master roll 119, a marker 2 is formed in a master sending direction on a master, wherein the marker is bit strings each having a period and has such a property that the position is uniquely defined on the bit string when the continuous bit strings having an arbitrary width is extracted from bit strings.例文帳に追加

マスタロール１１９は、周期を持つビット列であり、該ビット列より任意の幅の連続したビット列を抽出するとビット列上で一意に位置が定まる性質を持つマーカ２が、マスタ上のマスタ送り方向に形成されている。 - 特許庁

To reduce the diameter of a bit body without reducing drilling capacity in a stepped drill bit to be installed at the tip of a rock drill and a self- drilling rock bolt or the like and having a leading bit section having a small diameter at the front end section of the bit body.例文帳に追加

削岩機や自穿孔ロックボルト等の先端に装着され、ビット本体の先端部分に小径の先導ビット部を有する段状の穿孔ビットにおいて、削孔能力を低下させることなくビット本体の小径化を図る。 - 特許庁

A character mail usage part 201 for storing character data is variable within the range from zero (bit) to the maximum transmission data size (bit) and an attached file usage part 203 for storing voice data and picture data, etc., is variable within the range of zero (bit) to the maximum transmission data size (bit).例文帳に追加

文字データを記憶させる文字メール使用部２０１は０（ビット）〜最大送信データサイズ（ビット）の範囲で可変であり、音声データや画像データ等を記憶させる添付ファイル使用部２０３も０（ビット）〜最大送信データサイズ（ビット）の範囲で可変である。 - 特許庁

A reverse gear device 9 can rotate a second drill bit 8 reversely to a rotating direction of a first bit drill 6, so the second drill bit 8 can cancel rotational reaction force generated by the first drill bit 6 to suppress the rotational reaction force.例文帳に追加

反転歯車装置９により第１ドリルビット６の回転方向に対して第２ドリルビット８を逆回転にできるので、第１ドリルビット６により生じる回転反力を第２ドリルビット８で相殺し、回転反力を抑制できる。 - 特許庁

To provide a bit-rate determining device and a bit-rate determination method that allow determination of a signal bit rate, regardless of the signal voltage value, and to provide a signal discriminator and an optical-signal reception discriminator, respectively provided with the bit-rate determination device.例文帳に追加

信号の電圧値にかかわらず信号のビットレートを判定できるビットレート判定装置及びビットレート判定方法、このビットレート判定装置を備える信号弁別器及び光信号受信弁別器を提供することを目的とする。 - 特許庁

The digital audio encoding device is so constituted that a bit is equally assigned to a predetermined subband independently of a SMR, and an equal bit assignment step outputting the SMR after equal bit assignment is added between a mental hearing analysis step and a bit assignment step.例文帳に追加

予め定めたサブバンドに対してＳＭＲとは無関係に一律にビットを割りあて、一律ビット割りあて後のＳＭＲを出力する一律ビット割りあてステップを心理聴覚分析ステップとビット割りあてステップとの間に加えた構成とする。 - 特許庁

The transmitter selects any one of the first coded bit, the second coded bit and the third coded bit corresponding to the number of times of retransmission request received from the receiver and maps the selected coded bit to a modulated symbol.例文帳に追加

前記送信器は、前記第１符号化ビット、第２符号化ビット、及び第３符号化ビットのいずれか１つを、前記受信器から受信された再伝送要請の回数によって選択し、前記選択された符号化ビットを変調シンボルにマッピングする。 - 特許庁

In one embodiment, each bit position in the interruption source register 110 is provided with a corresponding bit position in the interruption forcing register 120, and the logical sum of each bit in the interruption forcing register 120 and the corresponding bit in the interrupting source register 110 is calculated.例文帳に追加

一実施例では、割込ソース・レジスタ１１０内の各ビット位置は、割込強制レジスタ１２０内の対応するビット位置を有し、割込強制レジスタ１２０内の各ビットは、割込ソース・レジスタ１１０内の対応するビットと論理和がとられる。 - 特許庁

A first pass gate transistor is connected between a conductive terminal of a first transistor and a first bit line of paired bit lines, and a second pass gate transistor is connected between the conductive terminal of a second transistor and a second bit line of the paired bit lines.例文帳に追加

第一パスゲートトランジスタが第一トランジスタの導通端子とビット線対のうちの第一ビット線との間に結合されており、第二パスゲートトランジスタが第二トランジスタの導通端子とビット線対のうちの第二ビット線との間に結合されている。 - 特許庁

In addition, since the readout of the n-bit parallel data #1-#n synchronized to a system clock clk can be started not from the data of the leading bit #1, but from that of the next bit #2, the outputting timing of the data #2-#n of the bits after the leading bit also becomes earlier.例文帳に追加

さらに、システムクロックｃｌｋに同期したｎビットのパラレルデータの読み出しを先頭ビットからではなく先頭ビットの次のビットのデータから行なうことができるため、先頭ビット以降のビットのデータ＃２〜＃ｎの信号が出力されるタイミングも早まる。 - 特許庁

To attain effective utilization of an FBI bit in the case of no hand- over and improvement of accuracy of transmission power control using a TPC bit at the same time in a CDMA communication system that conducts transmission power control by using the TPC bit and the FBI bit.例文帳に追加

ＴＰＣビット及びＦＢＩビットを用いて送信電力制御を行うＣＤＭＡ通信システムにおいて、非ハンドオーバ時のＦＢＩビットの有効利用とＴＰＣビットを用いた送信電力制御の精度向上を同時に図ること。 - 特許庁

When four bit user data 11 are inputted, a writing controller 2, counter 3 for counting the number of stuffed numerals of zero, a continuous numerical '1' Bit counter 4, a borrow controller 5, a transmission FIFO 6 are simultaneously operated, and four bit output data 16 are outputted.例文帳に追加

４ビットのユーザデータ１１が入力されると、書込み制御器２と、ゼロ挿入数カウンタ３と、連続"１"Bit数カウンタ４と、桁下がり制御器５と、送信FIFO６とが、同時に動作して、４ビットの出力データ１６として出力される。 - 特許庁

A coefficient bit modeling section 20 performs bit modeling processing in bit plane units for a transformation coefficient QD outputted from the quantization section and an arithmetic encoding section 21 mathematically encodes encoded data BD inputted from the coefficient bit modeling section 20.例文帳に追加

係数ビットモデリング部２０は量子化部から出力された変換係数ＱＤに対してビットプレーン単位のビットモデリング処理を施し、算術符号化部２１は係数ビットモデリング部２０から入力する符号化データＢＤを算術符号化する。 - 特許庁

Bit error rates (BERs) are calculated while a plurality of predetermined bit detection modes are sequentially performed, one of the bit detection modes corresponding to the smallest one of the calculated BERs is selected and a data reproduction operation is performed in the selected bit detection mode.例文帳に追加

複数の予め決められたビット検出モードを順次的に行いながら、ビットエラーレート（ＢＥＲ）を計算し、計算したＢＥＲが最も小さなビット検出モードの１つを選択し、選択されたビット検出モードでデータ再生動作を行う。 - 特許庁

At such a time, a bit sequence is corrected by converting a bit arrangement and/or by inverting a logic bit value before the modulation to average synthetic average bit reliability with respect to respective bits of all transmission.例文帳に追加

このとき、本方法では、すべての送信のそれぞれのビットに対する合成平均ビット信頼性が平均化されるように、変調前に、ビット配置を変換しおよび／または論理ビット値を反転させることによってビットシーケンスを修正する。 - 特許庁

The reception device 3 then detects a leading bit from the error-corrected bit stream on the basis of predetermined rules (S9) and obtains the representative code word by cyclically shifting bits of the bit stream so as to begin the code word from the leading bit (S10).例文帳に追加

そして、受信装置３は、誤り訂正後のビット系列から、所定の規則に基づいて先頭ビットを検出し（Ｓ９）、当該先頭ビットから符号語が始まるようにビット系列を巡回ビットシフトして代表符号語を得る（Ｓ１０）。 - 特許庁

A recording bit string generating means 12 and a basic block generating means 13 generate a coded block of 2×2 bits in which only bit correlated to the value of the information bit is set to 1 among the 2×2 coded blocks as a basic block, based on the information bit.例文帳に追加

記録ビット列生成手段１２及び基本ブロック生成手段１３は、情報ビットを基に、２×２ビットの符号化ブロックで、かつ当該情報ビットの値に対応づけられたビットだけを１としたものを、基本ブロックとして生成する。 - 特許庁

A capacitor C22 of a node N22 connected to the bit line /BL2 is smaller than a capacitor C21 of a node N21 connected to the bit line BL2, a capacitor C12 of a node N12 connected to the bit line /BL1 is larger than a capacitor C11 of a node N11 connected to the bit line BL1.例文帳に追加

ビット線／ＢＬ２につながるノードＮ22の容量Ｃ22はビット線ＢＬ２につながるノードＮ21の容量Ｃ21よりも小さく、かつ、ビット線／ＢＬ１につながるノードＮ12の容量Ｃ12はビット線ＢＬ１につながるノードＮ11の容量Ｃ11よりも大きい。 - 特許庁

Then, the semiconductor integrated circuit device is characterized by writing the code bit corresponding to the data bit to the code bit storage memory (3) at least one cycle after writing the data bit to the data bit storage memory (1) when receiving a data write instruction.例文帳に追加

そして、データビット格納用メモリ(1)とコードビット格納用メモリ(3)とは独立に制御可能とし、データ書き込み命令を受けた際、データビット格納用メモリ(1)へのデータビットの書き込みに対して少なくとも１サイクル後に、データビットに対応するコードビットをコードビット格納用メモリ(3)へ書き込むようにしたことを特徴とする。 - 特許庁

A bit reserver level setting means 108 is provided to set a bit reserver level 'a', which is a target value of the number of bits to be stored in a bit reserver 106 in an adaptable manner, from a transmission bit rate 'b', the number of bits stored in a bit reserver 106 and the number of request bits necessary to code a present process frame.例文帳に追加

伝送ビットレートｂとビットリザーバ１０６に蓄えられているビット数と現在の処理フレームを符号化するのに必要な要求ビット数から、ビットリザーバ１０６に蓄えておくビット数の目標値であるビットリザーバレベルａを適応可能に設定するビットリザーバレベル設定手段１０８を設けている。 - 特許庁

A bit detection part 3 detects the position of the bit which has the logically inverted value for the value of the bit at the end of read data S2 belonging to the excess area and is closest to the bit at the end in the data S2 of the bit length L1 read from the storage part 1 corresponding to the data Din of an encoding object.例文帳に追加

ビット検出部３は、符号化対象のデータＤｉｎに応じて記憶部１から読み出されるビット長Ｌ１のデータＳ２において、上述した余分の領域に属する読み出しデータＳ２の末端のビットの値に対し論理反転した値を持ち、かつ、この末端のビットに最も近いビットの位置を検出する。 - 特許庁

A semiconductor device 1 includes a BIST circuit 42 which detects a defective bit of a connected DRAM, and obtains an address of the detected defective bit, a nonvolatile eFuse macro 13 holding the address of the defective bit of the DRAM 2 detected by the BIST circuit 42, and a repair register 51 storing bit information of the address of the defective bit.例文帳に追加

半導体装置１は、接続されるDRAM２のビット不良を検出し、検出したビット不良のアドレスを得るBIST回路４２と、BIST回路４２により検出されたDRAM２のビット不良のアドレスを保持する不揮発性のeFuseマクロ１３と、ビット不良のアドレスのビット情報を記憶するリペアレジスタ５１とを有する。 - 特許庁

A detecting means 208 evaluates all pixels which constitute a first bit map image, on the basis of an attribute bit map image obtained by an attribute bit map generation means 210 and the first bit map image obtained by a first bit map generation means 210, thereby detecting whether the object page is color/monochromic.例文帳に追加

判定手段２０８は、属性ビットマップ生成手段２１０で得られた属性ビットマップイメージ、及び第１のビットマップ生成手段２１０で得られた第１のビットマップイメージに基づき、当該第１のビットマップイメージを構成する全てのピクセルを評価することで、対象ページのカラー／モノクロの判定を行う。 - 特許庁

After pre-charging, to a high voltage, the reference bit line and the normal bit line connected with anti-fuse elements to be read, this memory starts to draw charges from the reference bit line by a current a little smaller than from the normal bit line when starting to draw charges by a certain current from the normal bit line.例文帳に追加

参照ビット線と読み出し対象となるアンチヒューズ素子が接続された通常のビット線とをそれぞれ高電位にプリチャージした後、通常のビット線からはある電流量によって電荷を引き抜き始めると同時に、参照ビット線からは通常のビット線よりも若干小さい電流量で電荷を引き抜き始める。 - 特許庁

The semiconductor device is provided with at least one monitoring bit line and at least one bit line, a voltage level of at least one monitoring bit line is monitored after pre-charge operation, the predetermined compensation current is supplied to at least one monitoring bit line and at least one bit line based on the monitoring result.例文帳に追加

半導体装置は、少なくとも一つのモニタリングビットラインと少なくとも一つのビットラインとを備え、プリチャージ動作後に少なくとも一つのモニタリングビットラインの電圧レベルをモニタリングし、該モニタリング結果に基づいて所定の補償電流を少なくとも一つのモニタリングビットラインと少なくとも一つのビットラインとに供給する。 - 特許庁

The multiplication method is provided for multiplying an m-bit multiplicand and an n-bit multiplier y using a k-bit arithmetic unit which can be used for calculating the product of a p-bit value and a q-bit value according to two or more combinations of p and q (p and q are natural numbers) satisfying p+q=k.例文帳に追加

本発明の乗算方法は、ｐ＋ｑ＝ｋ（ｐ、ｑは自然数）を満たすｐ、ｑの２つ以上の組み合わせに対して、ｐビットの値とｑビットの値の積の演算に使用可能なｋビットの演算器を用いて、ｍビットの被乗数ｘとｎビットの乗数ｙの積を乗算演算する乗算方法である。 - 特許庁

A display device displays a bit map by expanding the compressed bit map portion upon finding the bit map identifier and, when the display device finds the character information identifiers, the device reproduces a character string bit map from the format information and text information and displays a character string by superposing the string upon the already displayed bit map.例文帳に追加

表示装置においては、ビットマップ識別子を見つけたときは圧縮を展開してビットマップを表示し、文字情報識別子を見つけたときは書式情報と文章情報から文字列ビットマップを再生成して、先に表示されているビットマップに重ねあわせて文字列が表示されるようにする。 - 特許庁

If a bit string coinciding with a synchronous pattern is detected at any place other than a place where a synchronous pattern is originally located in the encoded signal, a prescribed bit string whose insertion result does not become a synchronous pattern is inserted before the last bit in the bit string coinciding with the synchronous pattern and also at the last byte boundary in the bit string.例文帳に追加

符号化信号中で本来同期パターンが存在する場所以外で同期パターンと一致するビット列を検出した場合に、前記同期パターンと一致するビット列中の最後のビットより前、かつ、ビット列中の最後のバイト境界に、挿入結果が同期パターンとならない所定のバイト列を挿入する。 - 特許庁

A compression section 130 discards bit data by the number of common bits detected by the common bit number detecting section 120 from the most significant bit of digital value, and discards the bit data by the number of least significant discarded bits which is obtained by subtracting the number of common bits from the previously set total number of discarded bits from the least significant bit of the digital value.例文帳に追加

圧縮部１３０は、デジタル値の最上位ビットから、共通ビット数検出部１２０により検出された共通ビット数分のビットデータを破棄し、かつ当該デジタル値の最下位ビットから、予め設定された全体破棄ビット数から共通ビット数を減算した下位側破棄ビット数分のビットデータを破棄する。 - 特許庁

This processor has a division part 11 which divides a 2nd bit stream into access units, an addition part 12 which adds a start code and a marker bit to the bit stream divided by the division part 11, and a multiplexing part 13 which incorporates the divided bit stream from the addition part 12 in a user use area of a 1st bit stream.例文帳に追加

第２のビットストリームをアクセスユニットに分割する分割部１１と、分割部１１にて分割されたビットストリームにスタートコード及びマーカービットを付加する付加部１２と、第１のビットストリームのユーザ使用領域に付加部１２からの分割されたビットストリームを組み込む多重化部１３とを有する。 - 特許庁

In an image forming apparatus for graphically converting printing information to image information of bit map data, compressing and storing the bit map data, a controlling means (CPU 101) having a function of judging the bit map size, the bit map compressed size color, and whether or not a graphic pixel is in the bit map, is provided.例文帳に追加

印刷情報を、ビットマップデータの画像情報に描画、変換し、そのビットマップデータを圧縮して格納する画像形成装置において、ビットマップのサイズ、ビットマップを圧縮したサイズカラー、そのビットマップに描画した画素があるか否かを判別する機能を有する制御手段（ＣＰＵ１０１）を備えた。 - 特許庁

The semiconductor memory includes bit lines transmitting data of a memory cell, a sense amplifier circuit connected to the bit lines and amplifying data appearing in the bit line by access from the outside, and a latch circuit connected to the bit lines together with the sense amplifier circuit and amplifying and latching data to be refreshed appearing in the bit line.例文帳に追加

半導体記憶装置は、メモリセルのデータを伝播するビット線と、該ビット線に接続され外部からのアクセスにより該ビット線に現れるデータを増幅するセンスアンプ回路と、該ビット線に該センスアンプ回路と共に接続され該ビット線に現れるリフレッシュ対象のデータを増幅してラッチするラッチ回路を含む。 - 特許庁

In performing bit extension for input data Dn of a bit length n into output data Dm of a bit length larger than n, a bit length extending apparatus 10 assigns high order (m-n) bit of the input data Dn to low order (m-n) bits of the output data requiring supplement, thereby generating the of m-bit output data Dm without performing complicated processing.例文帳に追加

ビット長拡張装置１０は、ビット長ｎの入力データＤｎを、ｎよりも大きなビット長ｍの出力データＤｍにビット拡張する際に、補填が必要となる出力データＤｍの下位の（ｍ−ｎ）ビットに対して、入力データＤｎの上位（ｍ−ｎ）ビットを割り当てることによって、複雑な処理を行うことなく、ｍビットの出力データＤｍを生成する。 - 特許庁

An ECC function verification control circuit 4 verifies the function of an ECC circuit 10 by comparing a bit position where the one-bit error occurs with a bit position where the circuit 10 detects the one-bit error from outputs of the two selectors 6 and 7 and also comparing a data value before the one-bit error occurs with a data value after the circuit 10 corrects the one-bit error.例文帳に追加

ＥＣＣ機能検証制御回路４は、１ビット誤りを発生させたビット位置と、ＥＣＣ回路１０が二つのセレクタ６，７の出力から１ビット誤りを検出したビット位置とを比較し、また、１ビット誤りを発生させる前のデータ値とＥＣＣ回路１０が１ビット誤りを訂正した後のデータ値を比較することにより、ＥＣＣ回路１０の機能を検証する。 - 特許庁

The method of encoding a plurality of program guide pages includes the steps of: forming bit streams representing the program guide pages by encoding the program guide pages; determining the maximum bit stream; adding null packets to all the bit streams other than the maximum bit stream until all the bit streams become equal in length; and adding switching packets to the bit streams.例文帳に追加

複数の番組ガイドページを符号化する方法は、各番組ガイドページを符号化して各番組ガイドページを表すビットストリームを形成する工程と、最長ビットストリームを決定する工程と、全ての該ビットストリームが同じ長さを有するようになるまで、該最長ビットストリーム以外の全てのビットストリームにヌルパケットを追加する工程と、スイッチングパケットを該ビットストリームに追加する工程と、を包含する。 - 特許庁

A memory device includes a memory component constituted to display a logical value corresponding to a data bit in a bit sequence and having an initial first resistance, a fault memory component constituted to display a second logical value corresponding to data bit in a bit sequence, and an additional memory component constituted to display an encoded bit in a bit sequence relating to the bit sequence with the fault memory component.例文帳に追加

本発明のメモリ装置は、ビット・シーケンス内のデータ・ビットに対応する論理値を表すようにそれぞれ構成された、初期の第１の抵抗を有するメモリ・コンポーネントと、第２の抵抗を有し、前記ビット・シーケンス内のデータ・ビットに対応する第２の論理値を表すように構成された不良メモリ・コンポーネントと、前記不良メモリ・コンポーネントを前記ビット・シーケンスと関連付ける前記ビット・シーケンス内のエンコード・ビットを表すように構成された追加のメモリ・コンポーネントを含む。 - 特許庁

A method of establishing a reference bit in the bit pattern includes: identifying a series of bit sequences in the bit pattern including all bit sequences having the largest number of consecutive bits with a common logic state; and assigning a reference bit on the basis of one bit sequence in the series when the series includes only one bit sequence.例文帳に追加

上述した課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決することができる。 - 特許庁

BIT RATE VARIABLE OPTICAL RECEIVER AND VARIABLE OPTICAL TRANSMISSION AND RECEPTION SYSTEM例文帳に追加

ビットレート可変光受信器及び可変光送受信システム - 特許庁