「Bit」に関連した英語例文の一覧と使い方(158ページ目) - Weblio英語例文検索

To disclose a read-only memory cell for storing a multiple bit value.例文帳に追加

複数ビット値を格納するための読み出し専用メモリセルを開示する。 - 特許庁

A frame of transit voice is coded by a high bit rate code excited linear prediction (CELP) mode.例文帳に追加

遷移音声のフレームは、高レートのＣＥＬＰモードでコード化される。 - 特許庁

A value of the special bit is defined as a value representing a content of signal processing.例文帳に追加

特殊ビットの値は、信号処理の内容を表す値とされている。 - 特許庁

Thus, the sliding clearance of the rotary valve 39 is disposed in the bit accommodation portion 34 and the valve accommodation portion 35 to be covered with the bit case 41.例文帳に追加

これにより、回動バルブ３９の摺動隙間をビット収容部３４とバルブ収容部３５とに配置して、ビットケース４１により覆う。 - 特許庁

Also, read-out of a digital video signal of a low-order bit from a memory is omitted.例文帳に追加

また、メモリからの下位ビットのデジタルビデオ信号の読み出しを無くす。 - 特許庁

Accordingly, reverse bias in the bit line contact is lowered to reduce a leak current in the bit contact, thereby reducing power consumption of the chip.例文帳に追加

これにより、ビット線コンタクト部の逆バイアスが小さくなるため、ビット線コンタクト部のリーク電流が低減され、低消費電力が実現される。 - 特許庁

An input output section 6 expands received print data in a form of bit map data.例文帳に追加

入出力部６は、受け取った印刷データをビットマップ展開する。 - 特許庁

Voltages are applied to each bit line by write voltage applying circuits 110.例文帳に追加

書き込み電圧印加回路１１０は、各ビット線に電圧を印加する。 - 特許庁

The word lines 1, the bit lines 2, and the insulating film 3 configure a field-effect transistor at each of the intersections of the word lines 1 and the bit lines 2.例文帳に追加

ワード線１、ビット線２、及び絶縁膜３はワード線１とビット線２との各交差部において電界効果トランジスタを構成する。 - 特許庁

To measure a high-speed bit error rate in a packet transmission network.例文帳に追加

パケット伝送ネットワークにおいて高速なビットエラー率の測定を行う。 - 特許庁

To remove noise according to images and bit rates.例文帳に追加

画像やビットレートに応じたノイズ除去を行うことができるようにする。 - 特許庁

To perform the conversion of a bit rate for each terminal with a further small amount of resources.例文帳に追加

端末毎のビットレートの変換を、より少ないリソースで実現する。 - 特許庁

A fitness evaluation part 103 evaluates fitness of respective bit string candidates.例文帳に追加

適応度評価部１０３は、各ビット列候補の適応度を評価する。 - 特許庁

A radio-signal receiving part 151 receives a signal from a transmission processing part 101 so as to output a received bit string corresponding to a transmitted bit string.例文帳に追加

無線信号受信部１５１は、送信処理部１０１からの信号を受信し、送信ビット列に対応する受信ビット列を出力する。 - 特許庁

The upper electrode 15 itself is composed as a bit line or a bit line may be located separated from the upper electrode 15.例文帳に追加

上部電極１５は、それ自体がビット線を構成していても構わないし、上部電極とは別にビット線が設けられていても構わない。 - 特許庁

To obtain a semiconductor memory in which bit width for test operation can be varied independently of bit width for normal operation.例文帳に追加

通常動作用のビット幅にかかわらずテスト動作用のビット幅を変えることができる半導体記憶回路装置及びその検査方法を得る。 - 特許庁

METHOD OF PARSING AND DECODING SPEECH CODING PARAMETER IN BIT STREAM例文帳に追加

ビットストリーム内の音声符号化パラメータの解析および復号化方法 - 特許庁

The bit shift processing circuit 5 applies bit shift processing equivalent to an arithmetic processing of multiplying 2n by each pixel value according to received weight amount data.例文帳に追加

ビットシフト処理回路５は、供給される重み量データに従って、各画素値を２^n 倍する演算処理に相当するビットシフト処理を行う。 - 特許庁

A data separation circuit 4 separates the envelope data De into high-order bit data Dx and low-order bit data Dy, on the basis of a mode signal Sm.例文帳に追加

データ分離回路４は、モード信号Ｓｍに基づいてエンベロープデータＤｅを上位ビットデータＤｘと下位ビットデータＤｙに分離する。 - 特許庁

This accessing method writes data in a nonvolatile memory that has to record the original bit after resetting each bit to "1" when writing the data.例文帳に追加

データ書込時に、各ビットを「１」にリセットした後、本来のビットを記録する必要がある不揮発性メモリに対してデータの書き込みを行う。 - 特許庁

After drilling to the natural ground is ended, the boring rod 12 is rotated inversely to the time of drilling and a bit adapter 14 is separated from the drilling bit 16.例文帳に追加

地山への穿孔が終了した後は、ボーリングロッド１２を穿孔時と逆に回転してビットアダプタ１４を穿孔ビット１６から分離する。 - 特許庁

To reduce an aspect ratio of a contact connecting a bit line and a transistor.例文帳に追加

ビット線とトランジスタとを接続するコンタクトのアスペクト比を低減させる。 - 特許庁

To encode a signal in a bit amount adjusted in response to a scene change.例文帳に追加

シーンチェンジに応じて調整したビット量で信号を符号化する。 - 特許庁

A MSB(the most significant bit) is bisected and they are arranged at both ends of a frame.例文帳に追加

ＭＳＢ（最上位ビット）を２分割し、フレームの両端に配置する。 - 特許庁

To provide a semiconductor memory wherein bit line capacity can be lowered.例文帳に追加

ビット線容量を低下可能な半導体記憶装置を提供する。 - 特許庁

To realize a multiquantum bit in one element by using atomic nucleus spin.例文帳に追加

原子核スピンを利用して一素子の中で多量子ビットを実現する。 - 特許庁

ATM SWITCH AND FULL-BIT SUPPORT METHOD FOR THE ATM SWITCH例文帳に追加

ＡＴＭ交換機およびＡＴＭ交換機におけるフルビットサポート方法 - 特許庁

ARITHMETIC OPERATING METHOD BY 2^N BASE USING N BIT OPERATION TABLE例文帳に追加

ｎビット演算表を用いた、２＾ｎ進法による演算処理方法 - 特許庁

To provide the method and system for expanding a pixel bit map mask.例文帳に追加

ピクセル・ビットマップ・マスクを拡張する方法およびシステムを提供する。 - 特許庁

A 10-bit parallel signal is selected by selectors 107 and 108 and then made into a 2-bit parallel signal, which is transmitted to a transmission cable together with a transmission clock.例文帳に追加

又10ビットの並列信号をセレクタ107 , 108 により選択することで２ビットのパラレル信号とし、伝送クロックと共に伝送ケーブルに伝送する。 - 特許庁

This conversion is performed based on converting operation for generating the instruction of the second bit architecture by modifying the instruction of the first bit architecture.例文帳に追加

この変換は、第１ビット・アーキテクチャの命令を変更して第２ビット・アーキテクチャの命令を生成する変換操作に基づいて行われる。 - 特許庁

Entropy coding is applied to each bit plane of each sub band through at least one pass independently of the other sub bands to obtain a compressed bit stream corresponding to each pass.例文帳に追加

各サブバンドを独立に少なくとも一のパスで各ビット平面をエントロピー符号化し各パスに対応する圧縮ビットストリームを得る。 - 特許庁

SEMICONDUCTOR DEVICE HAVING BIT-LINE LANDING PAD AND NO BOUNDARY CONTACT ON BIT-LINE STUD PROVIDED WITH ETCHING STOP LAYER, AND MANUFACTURING METHOD OF THE SEMICONDUCTOR DEVICE例文帳に追加

エッチング阻止層が備わったビットラインスタッド上にビットラインランディングパッドと非境界コンタクトを有する半導体素子及びその形成方法 - 特許庁

This multiplier circuit 144 converts a bit clock to a decoder reference clock.例文帳に追加

この逓倍回路１４４は、ビットクロックをデコーダ基準クロックに変換する。 - 特許庁

An information processing device 10 operates data stored in an input register 12 bit by bit, and stores the result into an output register 14.例文帳に追加

情報処理装置１０は入力レジスタ１２に格納されたデータをビットごとに操作し、その結果を出力レジスタ１４に格納する。 - 特許庁

To provide a variable bit rate moving picture encoding device where high image quality encoding is attained and variable bit rate coding is processed in real time.例文帳に追加

高画質符号化を可能にし、可変ビットレート符号化のリアルタイム処理が可能な動画像可変ビットレート符号化装置を提供すること。 - 特許庁

Since the bit line is shorter than the word line, a parasitic capacitance of the bit lines in a cell array can be decreased and its operational speed can be increased.例文帳に追加

ビットラインがワードラインよりも短くなることにより、セルアレイにおいてビットラインの寄生容量を減少させられ、動作速度を改善し得る。 - 特許庁

When the target bit moves to a different line, the context address is selected, according to the state of the bit C outputted from a 4-line buffer 201.例文帳に追加

ターゲットビットが別ラインに移動する時には４ラインバッファ２０１から与えられるビットＣの状態に応じてコンテキストアドレスが選択される。 - 特許庁

A SYMMETRIC ARCHITECTURE FOR MEMORY CELLS HAVING WIDELY SPREAD METAL BIT LINES例文帳に追加

広く分布したメタルビット線を有するメモリセルのための対称アーキテクチャ - 特許庁

Or the bit rate conversion means changes the bit rate of a program having already been recorded on the disk and records the program again to the disk so as to reserve the required idle capacity.例文帳に追加

または、すでにディスクに記録してある番組のビットレートを変更して再記録することにより、必要な空き容量を確保する。 - 特許庁

A bit stream state detecting section 20b discriminates whether or not a bit stream to be received is normal and informs a CPU 20a of the discriminated result.例文帳に追加

ビットストリーム状態検出部２０ｂは、受信対象となるビットストリームが正常であるか否かを判定し、ＣＰＵ２０ａに通知する。 - 特許庁

A 4-bit counter 33p outputs a 4-bit counter value CNTp based on an up-and-down signal Sp supplied from a comparator 32p.例文帳に追加

４ビットカウンタ３３ｐは、コンパレータ３２ｐから供給されたアップダウン信号Ｓｐに基づいて４ビットのカウンタ値ＣＮＴｐを出力する。 - 特許庁

A PMOS transistor between a power source and each bit line of an internal data bus sets the bit line to an H level when a read enable signal is in an L level.例文帳に追加

電源と内部データバス各ビット線との間のＰＭＯＳトランジスタは、リードイネーブル信号がＬレベルの時に該ビット線をＨレベルにする。 - 特許庁

A precoder 40 precodes data signals U1, U2, V1, and V2 having a bit rate B/4 to generate modulated signals I1, I2, Q1, and Q2 having a bit rate B/4.例文帳に追加

プリコーダ４０は、ビットレートＢ／４のデータ信号Ｕ１，Ｕ２，Ｖ１，Ｖ２をプリコードし、ビットレートＢ／４の変調信号Ｉ_１，Ｉ_２，Ｑ_１，Ｑ_２を生成する。 - 特許庁

The compiler expresses the used processor range in bit vector and conducts the inclusion inspection processing and the exclusion inspection processing by the logical operation of bit vectors.例文帳に追加

さらに、使用プロセッサ範囲をビット・ベクトルで表現し、ビットベクトル同士の論理演算により包含検査処理及び排他検査処理を行う。 - 特許庁