「Bit」に関連した英語例文の一覧と使い方(155ページ目) - Weblio英語例文検索

An optimum encoding mode number/division bit depth/lower layer encoding mode number encoding unit 77 encodes an encoding mode number if the bit depth conversion processing is not performed, and encodes the encoding mode number and an optimum division bit depth Δ if the bit depth conversion processing is performed.例文帳に追加

最適符号化モード番号・分割ビット深度・下位階層符号化モード番号符号化部７７は、ビット深度変換処理を行わない場合、符号化モード番号を符号化し、ビット深度変換処理を行う場合、符号化モード番号と最適分割ビット深度Δとを符号化する。 - 特許庁

The present method includes receiving a protected digital bit stream; sending this digital bit stream to a media player; calling a first plugin for reading first header information to process the digital bit stream by the media player; sending the digital bit stream to the first plugin; and decrypting at least a part thereof.例文帳に追加

本方法では、保護されているデジタルビット・ストリームを受信し、これをメディアプレーヤに送り、メディアプレーヤは第１のヘッダ情報を読み取ってデジタルビット・ストリームを処理するための第１のプラグインを呼び出し、デジタルビット・ストリームを第１のプラグインに送り、ここで少なくともその一部を解読する。 - 特許庁

When compressing continuous tone bit map image data, an image compression section 4 segments the continuous tone bit map image data into; bit map image data for lossy compression; index image data for lossless compression; and bit map image data for lossless compression, on the basis of pixel identification information data.例文帳に追加

画像圧縮部４は、連続階調ビットマップ画像データに圧縮処理を行なう際に、画素属性情報データに基づいて、連続階調ビットマップ画像データを非可逆圧縮用ビットマップ画像データ、可逆圧縮用インデックス画像データ、可逆圧縮用ビットマップ画像データに分離する。 - 特許庁

First encoded bit-signal mapping (mapping 1) is applied to the encoded bit for generating a first output signal (S11) and second encoded bit-signal mapping (mapping 2) is applied to the interleaved version of the encoded bit for generating a second output signal (22).例文帳に追加

第１の出力信号（Ｓ_11）を生成するために、コード化されたビットに第１のコード化されたビット−信号マッピング（マッピング１）が適用され、第２の出力信号（Ｓ_22）を生成するために、コード化されたビットのインターリーブされたバージョンに、第２のコード化されたビット−信号マッピング（マッピング２）が適用される。 - 特許庁

A normal data/verification data selector 6 selects verification data instead of memory write data in a verification mode, and also, a normal check bit/verification check bit selector 7 selects a verification check bit to the verification data instead of a check bit to the memory write data in the verification mode.例文帳に追加

通常データ／検証データ・セレクタ６は、検証モード時には、メモリ書き込みデータに代わって検証データを選択し、また、通常チェックビット／検証チェックビット・セレクタ７は、検証モード時には、メモリ書き込みデータに対するチェックビットに代わって検証データに対す検証チェックビットを選択する。 - 特許庁

The method includes a step of configuring a header so as to include a first tail bit, a second tail bit 240, and a third tail bit 220; and a step of configuring a plurality of bits of the end of the reserved bits in a PHY header by the first tail bit.例文帳に追加

本発明に係る予備ビットを用いたデータパケット構成方法は、ヘッダ内に、第１テールビットと、第２テールビット２４０、及び第３テールビット２２０を含んで構成されるステップと、ＰＨＹヘッダの予備ビットのうち終わり部分の複数ビットを前記第１テールビットで構成するステップと、を含む。 - 特許庁

In the error correction method, when reading data from a storage area, a bit error is detected using the error correcting code, and bit error information including information about a correct value and the location of the bit error detected in a bit error detection step is written into a predetermined alternative area.例文帳に追加

本発明によるエラー訂正方法は、記憶領域からデータを読み込んだ際、誤り訂正符号を用いてビットエラーの検出を行い、また、前記ビットエラー検出ステップにより検出されたビットエラーの場所及び正しい値の情報を含むビットエラー情報を所定の代替領域に書き込む。 - 特許庁

The present invention relates to a semiconductor device without a SAC structure in which, after a bit contact inter-layer film 13 is etched except for a place where the bit line 6 is formed, a direct nitride film 19 is formed on the entire top and side surface of the bit line 6 so as to cover the bit line 6.例文帳に追加

ＳＡＣ構造を採用していない半導体装置に対して、ビット線６が形成されている場所以外のビットコンタクト層間膜１３をエッチング処理により除去した後に、 ダイレクト窒化膜１９をビット線６の上面および側面の全面にビット線６を覆うようにして形成する。 - 特許庁

It further includes a bit line contact 13 formed on the active area 11 opposite to the MTJ element 12 of the gate electrode; a bit line BL, connected to the MTJ element 12 and formed in the first direction; and a bit line bBL connected with the bit line contact 13 and formed in the first direction.例文帳に追加

さらに、ゲート電極のＭＴＪ素子１２と反対側のアクティブエリア１１上に形成されたビット線コンタクト１３と、ＭＴＪ素子１２に接続され、第１方向に形成されたビット線ＢＬと、ビット線コンタクト１３に接続され、第１方向に形成されたビット線ｂＢＬとを備える。 - 特許庁

A predicted signal of a bit depth N (N>8) and a reference signal are converted to a bit depth N-Δ of eight bits or less by a bit depth conversion section 171, and motion estimation is performed by a first motion estimation section 172 using the predicted signal and reference signal after reduction of the bit depth.例文帳に追加

ビット深度Ｎ（Ｎ＞８）の被予測信号および参照信号を，ビット深度変換部１７１で８ビット以下のビット深度Ｎ−Δに変換し，そのビット深度低減後の被予測信号および参照信号を用いて，第一動き推定部１７２により動き推定を行う。 - 特許庁

The transcoder 1 determines a target bit rate T_n+1 of the second stream in a N+1th period based on a target bit rate T of the entire second stream, an output average bit rate C_n of the converted second stream in an Nth period, and a target bit rate T_n of the second stream in the Nth period.例文帳に追加

トランスコーダ１は、第２のストリーム全体の目標ビットレートＴと、第Ｎ期間の変換済みの第２のストリームの出力平均ビットレートＣ_ｎと、第Ｎ期間の第２のストリームの目標ビットレートＴ_ｎに基づいて第Ｎ＋１期間の第２のストリームの目標ビットレートＴ_ｎ＋１を決定する。 - 特許庁

Jackpot determining processing uses low-order byte 8-bit data of the latched 16-bit data, as a random number value for determining a special symbol, and variation pattern selecting processing uses high-order byte 8-bit data of the latched 16-bit data, as a random number value for variation pattern.例文帳に追加

ラッチされた１６ビットのデータのうち下位バイトの８ビットのデータを特別図柄判定用乱数値として、大当たり判定処理に用いて、ラッチされた１６ビットのデータのうち上位バイトの８ビットのデータを変動パターン用乱数値として、変動パターン選択処理に用いる。 - 特許庁

A GS-APP decoding portion 52 of a GS-decoding portion 50 receives apriori probability related to an information bit u, a parity bit p1 and a parity bit p2 sent from a turbo-decoding portion 60, calculates outside informations and sends them to the turbo-decoding portion 60, when it does a soft decision decoding of a receiving bit y.例文帳に追加

ＧＳ復号部５０のＧＳ−ＡＰＰ復号部５２は受信ビットｙの軟判定復号を行う際、ターボ復号部６０から送られる情報ビットｕ、パリティビットｐ１，ｐ２に関する事前確率を受け取り、それらの外部情報を計算し、ターボ復号部６０に送る。 - 特許庁

For every bit to be signed in the above swap test, the probability is calculated that the quantum state to sign the bit is accepted or refused, when the probability is within a prescribed range determined according to the bit value, the bit is determined as acceptable or unacceptable.例文帳に追加

署名の対象となった各ビットごとに、上記スワップテストにおいて、そのビットを署名した量子状態が受諾又は拒絶された確率を求め、その確率がそのビットの値に応じて定まる一定の範囲内にある場合には、そのビットを受理又は不受理する。 - 特許庁

In the ECC code generation, a matrix table column value, corresponding to bit position of a data logical value "1", is XORed per bit in the row direction, and the resulting m-bit value is defined as the ECC code, which is then appended to the data to generate an m+n bit code word.例文帳に追加

ＥＣＣコードの生成において、データの論理値“１”のビット位置に対応する前記行列テーブルの列の値を行方向のビット毎に排他的論理和を採り、これによって得られたｍビットの値をＥＣＣコードとし、データにＥＣＣコードを付加してｍ＋ｎビットの符号語を生成する。 - 特許庁

To provide a device and a method for parallel trellis encoding modulation performed by generating a bit (21) obtained by encoding a bit which is not encoded and generating the interleaved version (22) of the bit encoded from the bit which is not encoded.例文帳に追加

コード化されていないビットからコード化されたビット（２１）を生成し、また、コード化されていないビットからコード化されたビットのインターリーブされたバージョン（２２）を生成することにより実行される並列連結トレリス・コード化変調を実行するための装置および方法を提供する。 - 特許庁

The imaging apparatus receives an output bit rate indication that indicates a certain bit rate which is output from the recording device and at which the image data should be output from the imaging apparatus, converts the photographed images into the image data of the prescribed bit rate on the basis of the received output bit rate indication, and outputs the converted image data to the recording device.例文帳に追加

撮像装置は、記録装置が発行した撮像装置が出力すべき画像データのビットレートを指示する出力ビットレート指示を受領し、撮像した画像を受領した出力ビットレート指示に基づいて所定のビットレートの画像データに変換して記録装置に出力する。 - 特許庁

The bit conversion part 34 specifies the position of the most significant bit for each of a plurality of subcarriers constituting the multicarrier signal, and determines the position of bit width to be used in common for each of the plurality of subcarriers on the basis of the specified position of the most significant bit.例文帳に追加

ビット変換部３４は、マルチキャリア信号を形成している複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定し、特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する。 - 特許庁

To provide a power tool facilitating a normal position of a bit at the time of starting rotation of the bit, shortening a time to reach a sufficient number of revolution of the bit, and allowing a worker to easily judge that the number of revolution of the bit becomes sufficient.例文帳に追加

ビット回転開始時におけるビットの定位を容易にするとともに、ビットが十分な回転数に到達するまでの時間を短縮させることができ、さらに、作業者がビットの回転数が十分な回転数に到達したことを容易に判断することが可能な電動工具を提供すること。 - 特許庁

To provide a duplication control device which corrects multi-bit errors and performs a restoring operation of multi-bit errors during the continuing operation without stopping a controller when multi-bit errors in the memory part occur, and also to provide an automatic restoring method of the multi-bit errors in the memory part.例文帳に追加

メモリ部の複数ビットエラーが発生した場合に、該コントローラの運転を停止させることなく継続させ、運転継続中に複数ビットエラーの修復作業を行なうことが可能な二重化制御装置、及びそのメモリの複数ビットエラーの自動修復方法を提供することを目的とする。 - 特許庁

In this spurious contour correction device, a doubling bit change detection circuit 1 detects a signal value change equivalent to twice of the a minimum quantization unit in a digital video signal A as a doubling bit change and outputs a doubling bit change detection signal B showing the position of the doubling bit change.例文帳に追加

偽輪郭補正装置において、２倍ビット変化検出回路１が、デジタル映像信号Ａにおいてその最小量子化単位の２倍に相当する信号値変化を２倍ビット変化として検出し、その２倍ビット変化の位置を示す２倍ビット変化検出信号Ｂを出力する。 - 特許庁

A single bit mounting shaft 14 is disposed on a position near the center of the rotary head 15, the bit 16 is mounted on the bit mounting shaft displaceably in the radial direction by centrifugal force, and the rotary head 15 includes a balance weight 17 at a position opposed to the bit 16 through the center.例文帳に追加

回転ヘッド１５の中心近傍位置に単一のビット装着軸１４を設け、それにビット１６を遠心力により径方向に変位自在に装着し、回転ヘッド１５にはその中心を挟んでビット１６と対向する位置にバランスウエイト１７を装着する。 - 特許庁

In both the 2n-bit command and the n-bit command, a shift operation necessary for cutting out the register designation field from the command can be simplified or deleted by mutually matching the register fields of the 2n-bit command and the n-bit command, and the register contention determination processing can be speeded up.例文帳に追加

２ｎビットの命令でもｎビットの命令であっても、命令からレジスタ指定フィールドを切出すために必要なシフト動作を２ｎビット命令とｎビット命令のレジスタフィールドを揃えることにより、単純化もしくは削除することができ、レジスタ競合判定処理を高速化できる。 - 特許庁

Received printing data is developed to store bit map data in a page memory and, at each time when the bit map data corresponding to one page is written in the page memory, the bit map data is not only transferred to a printing engine to be printed but also compressed to be written in a hard disk as compressed bit map data.例文帳に追加

受信した印刷データを展開してビットマップデータをページメモリに記憶させ、ページメモリに１ページ分のビットマップデータが書き込まれる毎に、ビットマップデータをプリンタエンジンに転送して印刷させると共に、ビットマップデータを圧縮したビットマップ圧縮データをハードディスクに書き込む。 - 特許庁

Further, low-bit-rate belonging to contents of low access frequency or low-bit-rate data of low access frequency are deleted by using a data management table for managing low-bit-rate data stored in a storage device and a conversion data maintenance section which performs deletion processing for the low-bit-rate data.例文帳に追加

また、記憶装置に記憶された低ビットレートデータを管理するデータ管理テーブルおよび低ビットレートデータの削除処理をおこなう変換データ保守部を用いて、アクセス回数が少ないコンテンツに属する低ビットレートデータ、または、アクセス回数が少ない低ビットレートデータを削除する。 - 特許庁

Reference data is collated with inputted data, bit position information from a reference data generating part is fetched by every detection of the error bit every time, when an error bit is detected, the bit patterns of the reference data are displayed continuously on a pattern display part 33, bits with errors are marked and displayed by attaching diagonal lines in a figure.例文帳に追加

基準データと入力データとを照合し、誤りビットが検出されるごとに、その時の基準データ発生部からのビット位置情報を取込み、パターン表示部３３に基準データのビットパターンを連続的に表示し、その誤りのあったビットには、印し、図は斜線を付けて表示する。 - 特許庁

In reading the memory cell 03, a bit line BL23 connected to a drain is connected to a voltage source Vd through a main bit line MBL[3] for application of a prescribed voltage, and a bit line BL24 connected to a source is connected to a sense amplifier 71 through a main bit line MBL[0].例文帳に追加

メモリセル０３の読み出しにおいて、ドレインに接続されたビット線ＢＬ２３はメインビット線ＭＢＬ［３］を介して電圧源Ｖｄに接続されて所定電圧が印加され、ソースに接続されたビット線ＢＬ２４はメインビット線ＭＢＬ［０］を介してセンスアンプ７１に接続される。 - 特許庁

A display process client 1 determines the value of the exponent part of an characteristic 16-bit integer according to the value of a bit string constituting a 32-bit integer indicating a coordinate value on a graphic display, performs an arithmetic shift operation on the bit string to be sent, and sends the result to a display process server 2.例文帳に追加

表示処理クライアント１は、グラフィック表示の座標値を示す３２ビット整数を構成するビット列の値に応じて、指数部付き１６ビット整数の指数部の値を決定し、送信対象のビット列に対して算術シフト処理を実行して表示処理サーバ２に送信する。 - 特許庁

A burn-in test of first to sixth step in which voltage application time are equal is performed for a semiconductor memory constituted so that a pair of bit lines having twist structure in which bit lines cross each other and a pair of bit lines having non-twist structure in which bit lines are in parallel each other.例文帳に追加

ビット線が互いに交差するツイスト構造を有するビット線対と、ビット線が互いに平行な非ツイスト構造を有するビット線対とを交互に配置して構成された半導体メモリに、電圧印加時間が互いに等しい第１〜第６ステップのバーンイン試験を実施する。 - 特許庁

A 1-bit audio signal editing machine 4 extracts a section estimated to be soundless in the 1-bit audio signal A outputted by a ΔΣ modulator 3, replaces it with a specified 1-bit mute pattern signal, and outputs it together with a 1-bit audio signal of a section which is not estimated to be soundless.例文帳に追加

１ビット・オーディオ信号編集機４は、ΔΣ変調器３が出力した１ビット・オーディオ信号Ａの無音と推定される区間を抽出し、特定の１ビット・ミュートパターン信号に置き換え、無音と推定されなかった区間の１ビット・オーディオ信号と共に出力する。 - 特許庁

When the content of the selected 16 bit instruction code meets the 32 bit length instruction, a second selecting signal is output and a function is provided to generate the 32 bit instruction code by connecting a consecutive instruction code in the program to the selected 16 bit instruction code.例文帳に追加

選択された１６ビット命令コードの内容が３２ビット長命令に該当する場合に第二の選択信号を出力すると共に、選択された１６ビット命令コードにプログラム上連続する命令コードを連結して３２ビット命令コードを生成する機能を設ける。 - 特許庁

According to the quality of a reproducing signal, one of a maximum likelihood decoded bit string b_v, a temporary decoded bit string b_vi in a viterbi decoding process, a bit string b_by obtained by binarizing the output of an equalizer 4, and a bit string b_bu obtained by binarizing the input of the equalizer 4 is selected by a selector 145.例文帳に追加

再生信号の品質に応じて、最尤復号ビット系列b_v、ビタビ復号過程における仮復号ビット系列b_vi、等化器４出力を２値化して得られるビット系列b_by、等化器４入力を２値化して得られるビット系列b_buのいずれかを選択器１４５で選択する。 - 特許庁

In the semiconductor device which does not adopt a SAC structure, a bit contact interlayer film 13, other than the place where a bit line 6 is formed, is removed by etching, and a direct nitride film 19 is then formed all over the upper surface and the side surface of the bit line 6 to cover the bit line 6.例文帳に追加

ＳＡＣ構造を採用していない半導体装置に対して、ビット線６が形成されている場所以外のビットコンタクト層間膜１３をエッチング処理により除去した後に、ダイレクト窒化膜１９をビット線６の上面および側面の全面にビット線６を覆うようにして形成する。 - 特許庁

1-bit digital signals decoded by an audio decoder 5 are successively and consecutively inputted in a level detecting section 12 which counts the occupancy ratio of 0 or 1 included in a 1-bit digital signal string consisting of prescribed number n of 1-bit digital signals to detect the level of the 1-bit digital signal.例文帳に追加

レベル検出部１２は、オーディオデコーダ５にてデコードされた１ビットデジタル信号を順次連続して入力し、この１ビットデジタル信号の所定個数ｎからなる１ビットデジタル信号列に含まれる０又は１の占有率を計数して１ビットデジタル信号のレベルを検出する。 - 特許庁

The DA 24 converts the input condition inputted for retrieval, into the bit value and generates a conditional expression for regarding the condition as established if the logical product of this bit value and the bit value of the input condition item concerned in the database is the same as the bit value of the inputted input condition.例文帳に追加

このＤＡ２４では、検索に入力された入力条件をビット値に変換し、このビット値とデータベースにおける当該入力条件項目のビット値との論理積が、入力された入力条件のビット値と同じとなれば条件の成立とする条件式を生成する。 - 特許庁

When it is decided that a drawing instruction is for enlarging the rectangle of a portion of a bit map, by comparing the capacity of a bit map after the object bit map has been enlarged to a specified size with the capacity of the bit map before enlarging, the necessity of enlarging processing is decided in a printer driver.例文帳に追加

描画命令がビットマップの一部の矩形を拡大するものであると判断された場合に、対象となるビットマップを指定されたサイズに拡大した後のビットマップの容量と、拡大前のビットマップの容量とを比較するにより、プリンタドライバにおいて拡大処理の必要性を判断する。 - 特許庁

A picture header modification section 22 changes the number of display of a frame included in the frame header of the first bit stream 211a so that the reproduction time of the first bit stream 211a becomes equal to that of the coding bit stream 200, and obtains a first bit stream 211b after the change.例文帳に追加

ピクチャヘッダ変更部２２は、第１のビットストリーム２１１ａの再生時間と符号化ビットストリーム２００の再生時間とが等しくなるように、第１のビットストリーム２１１ａのフレームヘッダに含まれるフレームの表示回数を変更し、変更後の第１のビットストリーム２１１ｂを求める。 - 特許庁

To provide a drill-bit for rotary-percussive drilling of rock, concrete or the like; which comprises a thin-walled cylindrical drilling body 106 open to the drilling side, a drill-bit base 20 radially extending in effect, and an axially arranged drill-bit shank 101 for fastening the drill-bit.例文帳に追加

穿孔側に開口した薄壁筒形穿孔体１０６と実質的に半径方向に延在するビット底２０とビット取付のために軸方向に設けられたビットシャンク１０１とから成る、岩石、コンクリート等を回転衝撃による穿孔するためのビットを提案する。 - 特許庁

Then, higher-order n bits of an N-bit digital value obtained in the first A/D conversion processing are fixed without A/D conversion in second or the subsequent A/D conversion processing, and A/D conversion is started from a low-order bit equal to or lower than the (N-n) bit, or from an intermediate bit.例文帳に追加

そして、２回目以降のＡ／Ｄ変換処理では、１回目のＡ／Ｄ変換処理で得たＮビットのデジタル値の上位ｎビットについてはＡ／Ｄ変換処理を行わずにそのまま固定とし、（Ｎ−ｎ）ビット以下の下位ビットから、即ちビットの途中からＡ／Ｄ変換を開始する。 - 特許庁

The final-stage selector inputs a bit output one stage before, the final-stage corresponding bit signal of parallel data from a serial output buffer resistor 4, and the first-stage bit output of a serial input shift resistor 2, and selects the output of the first-stage bit output of the serial input shift resistor 2 in conformation to a test signal.例文帳に追加

終段セレクタは、１段前のビット出力と、シリアル出力バッファレジスタ４からのパラレルデータの終段対応ビット信号と、シリアル入力シフトレジスタ２の初段のビット出力とを入力し、テスト信号に対応してシリアル入力シフトレジスタ２の初段ビットの出力を選択する。 - 特許庁

The bit line precharge circuit comprises a main precharge circuit which is connected between the bit line pairs and precharges the bit line pairs by a precharge voltage in response with a precharge control signal and a precharge voltage transfer circuit which transfers the precharge voltage to the bit line precharge circuit in response with the precharge control signal.例文帳に追加

ビットラインペア間に連結され、プリチャージ制御信号に応答してビットラインペアをプリチャージ電圧でプリチャージするビットラインプリチャージ回路と、及びプリチャージ制御信号に応答してプリチャージ電圧を前記ビットラインプリチャージ回路に転送するプリチャージ電圧転送回路で構成される。 - 特許庁

Also the circuit includes bit line precharge circuits connected to the plurality of bit line pairs, respectively, and in the read operation, simultaneously precharging one of a pair of bit lines connected thereto to reference voltage level in response to the bit line precharge signal.例文帳に追加

また、複数のビットライン対の各々に１つずつ対応するように連結され、それぞれが同時に読み出し動作の際にビットラインプリチャージ信号に応答して、自分に連結された一対のビットラインのいずれか一方を基準電圧レベルに印加するビットラインプリチャージ回路を有している。 - 特許庁

The controlling circuit applies a first voltage to bit lines selected and performs erase operation with respect to memory strings connected to the bit lines selected, while applies a second voltage to bit lines not selected and prohibits the erase operation with respect to memory strings connected to the bit lines not selected.例文帳に追加

制御回路は、選択したビット線に第１電圧を印加して当該ビット線に接続されたメモリストリングに対し消去動作を実行する一方、非選択としたビット線に第２電圧を印加して当該ビット線に接続されたメモリストリングに対し消去動作を禁止する。 - 特許庁

Furthermore, the No.1 inverter 11 is provided with a 1st bit signal line 43 and with a 2nd signal changeover circuit, that set/reset the 12-bit signal, corresponding to a state of other 1-bit signal and stores data of the 12-bit signal immediately before resetting.例文帳に追加

更に別の１ビット信号線路４３を敷設し、１号インバータ１１はこの別の１ビット信号の状態に対応して前記１２ビット信号をオン・オフさせると共に、オフ直前の１２ビット信号のデータを保持する機能を有する第２信号切り換え回路を備える。 - 特許庁

A multiplexer 14 generates an I^2S-format signal including 24-bit audio data with the PCM signal after bit rounding representing a higher bit signal and the decode information after conversion by the decode information conversion part 13 representing a lower bit signal, and outputs the generated signal to a post-processing processor 20.例文帳に追加

マルチプレクサ１４は、ビット丸め処理を行ったＰＣＭ信号を上位ビット信号とし、デコード情報変換部１３からの変換後のデコード情報を下位ビット信号とする２４ビットオーディオデータを含むＩ^2Ｓフォーマットの信号を生成してポスト処理プロセッサ２０へ出力する。 - 特許庁