「Bus System」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

A bus type network of a daisy chain system interconnects a plurality of nodes 10a-10d, and the network connector 20 interconnects both ends of the network.例文帳に追加

複数のノード１０ａ〜１０ｄがバス型ネットワークで接続され、その両端点をネットワーク接続装置２０で接続する。 - 特許庁

To provide a power supply generation and propulsion system that is configured to feed a power supply to a ship-service bus.例文帳に追加

船舶用バスにも電力供給できるように構成された供給電力発電システム及び推進システムを提供する。 - 特許庁

ARBITRATIVE PARAMETER GENERATING CIRCUIT AND METHOD, BUS-USING PARAMETER GENERATING CIRCUIT AND METHOD, AND SYSTEM-ON-CHIP例文帳に追加

仲裁パラメータ発生回路、バス利用パラメータ発生回路、システムオンチップ、仲裁パラメータ発生方法、およびバス利用パラメータ発生方法 - 特許庁

The data are obtained by fetching the values of n pieces of mode terminals terminal-processed on a user system from a bus 103 of a probe.例文帳に追加

このデータはユーザシステム上で端子処理されているｎ本のモード端子の値をプローブのバス１０３から取り込んだデータである。 - 特許庁

To efficiently transfer data between a communication means and a storage means even if a CPU occupies a system bus.例文帳に追加

ＣＰＵがシステムバスを占有している場合においても、通信手段とストレージ手段の間のデータ転送を効率よく行う。 - 特許庁

A central control unit incorporated in a basic module recognizes and identifies connected extension module through the system bus.例文帳に追加

中央制御ユニットが基本モジュール内に設けられ、バスシステムを通じて接続された拡張モジュールを認識しかつ識別する。 - 特許庁

A monitoring system (200) comprises a platform security controller (250) that monitors activity on a core bus and identifies security violation.例文帳に追加

監視システム（２００）はコア・バス上の活動を監視してセキュリティ侵害を識別するプラットフォーム・セキュリティ・コントローラ（２５０）を含む。 - 特許庁

Therefore, conditions from bus architecture design to logic synthesis can be integrally applied to support the system design.例文帳に追加

そのため、バスアーキテクチャの設計から論理合成までの条件を統合的に適用してシステム設計を支援することが可能となる。 - 特許庁

A plurality of generators 12 such as power generating parts U1a are connected to the bus 1 of a power system through a breaker 14.例文帳に追加

複数の発電部Ｕ１ａ等の発電機１２は、遮断器１４を介して電源系統の母線１に接続されている。 - 特許庁

To surely execute a fault restoration processing, even when a fault occurs in an external bus in a microcomputer system.例文帳に追加

マイクロコンピュータ・システムにおいて、外部バスに障害が生じた場合でも、確実に障害復帰処理を実行できるようにする。 - 特許庁

To provide a bus location system capable of providing information that is highly user-friendly to elderly persons and wheelchair users.例文帳に追加

お年寄りや車椅子利用者にとって利便性の高い情報を提供することが可能なバスロケーションシステムを提供する。 - 特許庁

To provide improved architecture for an on-chip bus which flexibly and robustly supports various built-in system requirements.例文帳に追加

柔軟かつ堅固に多種多様な組込みシステム要件をサポートするオンチップ・バスのための改善されたアーキテクチャを提供すること。 - 特許庁

To provide a memory system in which bus efficiency is improved, a semiconductor memory unit and a refresh method for the semiconductor memory unit.例文帳に追加

バス効率を向上させるメモリシステム及び半導体メモリ装置と該半導体メモリ装置のリフレッシュ方法を提供する。 - 特許庁

A CPU 105 downloads programming data of the other radio communication system and stores the data in a storage part 106 via a general bus 104.例文帳に追加

ＣＰＵ１０５は、他の無線通信方式のプログラミングデータをダウンロードし、汎用バス１０４を介して記憶部１０６に記憶する。 - 特許庁

To provide a semiconductor device which can easily specify a cause of a failure even when a bus system is locked.例文帳に追加

バスシステムがロックされてしまった場合でも、容易に不具合の原因を特定することが可能な半導体装置を提供する。 - 特許庁

To improve the use efficiency of a bus by optimizing burst transfer size by a system which is variable in the maximum burst transfer quantity of a reception side.例文帳に追加

受付側の最大バースト転送量が可変するシステムで、バースト転送サイズを最適化し、バスの使用効率を向上する。 - 特許庁

SCALABLE SHARED MEMORY MULTIPROCESSOR COMPUTER SYSTEM HAVING EFFICIENT BUS MECHANISM AND REPEAT CHIP STRUCTURE HAVING COHERENCE CONTROL例文帳に追加

効率的なバス機構及びコヒーレンス制御を有する繰り返しチップ構造を有するスケーラブル共用メモリ・マルチプロセッサ・コンピュータ・システム - 特許庁

METHOD HAVING DYNAMICALLY SCALABLE CLOCK DOMAIN TO SELECTIVELY INTERCONNECT SUBSYSTEMS THROUGH SYNCHRONOUS BUS, AND SYSTEM THEREOF例文帳に追加

同期バスを介してサブシステムを選択的に相互接続するための動的に変化可能なクロック・ドメインを有する方法および装置 - 特許庁

To provide a multi-CPU bus occupancy system for performing the high speed processing of complicate and huge load in inexpensive configurations.例文帳に追加

安価な構成にて複雑膨大な負荷を高速処理することが可能なマルチＣＰＵバス占有方式を提供すること。 - 特許庁

An address bus that determines the location of data stored or retrieved from the system memory has a plurality of address lines.例文帳に追加

システムメモリに記憶すべきまたはシステムメモリから取り出すべきデータの位置を決定するアドレスバスは、複数のアドレスラインを備えている。 - 特許庁

To provide a bus hold circuit which is composed only of a CMOS having an active system for dissolving an overvoltage state.例文帳に追加

過電圧状態を解消する能動システムを有するＣＭＯＳだけによって構成されたバス・ホールド回路を提供すること - 特許庁

To provide a method and a system for mutually connecting two or more computing devices by using high-speed wireless bus.例文帳に追加

高速無線バスを使用して２つ以上のコンピューティング装置を相互に接続可能にする方法およびシステムを提供する。 - 特許庁

To suppress signal reflection by a simple method in a DDR memory system composed of chip selects having different data bus widths.例文帳に追加

データバス幅が異なるチップセレクトで構成されるＤＤＲメモリシステムにおいて、簡易な方法で、信号反射を最低限に抑える。 - 特許庁

To reduce load caused by the bus snooping operation of each processor for guaranteeing the coherency of a cache in a multiprocessor system.例文帳に追加

マルチ・プロセッサ・システムにおけるキャッシュのコヒーレンシを保証するための、各プロセッサのバス・スヌーピング・オペレーションによる負荷を軽減する。 - 特許庁

The dynamic image data encrypted partially by the encryption portion 33 is input into a display controller 14 through a system bus 2.例文帳に追加

暗号化部３２により部分的に暗号化された動画像データは、システムバス２を介してディスプレイコントローラ１４に入力される。 - 特許庁

Moreover, a PROM element 10 includes control data for the proper recognition of the FPGA by a bus system.例文帳に追加

更に、回路構成において、ＰＲＯＭ素子１０が、前記バス・システムによるＦＰＧＡの適切な認識のための制御データを含む。 - 特許庁

The controller 18 includes a memory 26 for storing plural scripts to be reproduced for the processor 16 through the 2nd bus system.例文帳に追加

コントローラ装置は、たとえば第２のバス・システムを介して、ホスト・プロセッサ向けに再生すべき複数のスクリプトを記憶するメモリを含む。 - 特許庁

To provide a method for synchronizing global times of a plurality of buses capable of forming an error allowable bus system or network.例文帳に追加

エラー許容するバスシステム若しくはネットワークを形成することができる複数のバスのグローバルタイムの同期化方法を提供する。 - 特許庁

The system includes a bus controller and at least one peer-to-peer group which includes a source device and at least one receiving device.例文帳に追加

このシステムは、バスコントローラと、ソースデバイスおよび少なくとも１つの受信デバイスを含む少なくとも１つのピアツーピアグループとを含む。 - 特許庁

Use the following steps in the order given to remove peripherals from bus or to disconnect the interface from the system 例文帳に追加

下記の各ステップを順序通りに行ない,周辺装置とバスとの切離し又は,インタフェースとシステムとの切離しを行なうこと - コンピューター用語辞典

Thus, it is possible to construct the control loop including a field bus system by a single builder, and to simplify the operation.例文帳に追加

単一のビルダでフィールドバスシステムを含む制御ループを構築することができ、また操作が簡単になるという効果がある。 - 特許庁

To provide an erasure and writing method for a synchronous-type flash memory device which shares a system bus with a synchronous-type RAM device.例文帳に追加

同期型ＲＡＭ装置とシステムバスを共有する同期型フラッシュメモリ装置の消去及び書込み方法を提供する。 - 特許庁

Residents and local businesses have answered the call for "a community resident-supported bus system," making contributions to aid the system.s operation. 例文帳に追加

「市民が支えるバス」という呼びかけに、市民をはじめ地域の商業者のサポーター（賛助会員）等の協賛も得ている。 - 経済産業省

By this processing, while performance of image signal processing at the sub-processors being raised, traffic of the system bus for memory-transfer is reduced and deterioration of performance of entire system is prevented.例文帳に追加

サブプロセッサにおける画像信号処理のパフォーマンスが向上するとともに、メモリ転送のためのシステムバスのトラフィックを低減し、システム全体の性能の低下を防止する。 - 特許庁

The system comprises a base board management controller (BMC) inside an electronic system to be tested and a digital parameter adjuster communicating with the BMC for example through a bus of an I^2C base.例文帳に追加

このシステムは、当該被試験電子システムの内部のベースボード管理コントローラ（ＢＭＣ）と、例えばＩ^２Ｃベースのバスを介して、これと通信するデジタルパラメータ調整器とを含む。 - 特許庁

The network management system is provided with a coordinator system 1 that has a management section 10 that manages cross-reference of access points between a client network and a server network, a bus management section 10d and a fault recovery section 12.例文帳に追加

クライアントネットワークとサーバネットワーク間のアクセスポイントの対応関係の管理を行う管理部，パス管理部及び障害復旧部を備えるコーディネータシステムを設ける。 - 特許庁

This controller comprises duplicated first and second CPU units 11, 12, and a duplex unit 20 performing bus control between both CPU units and the switching of a control system and a standby system.例文帳に追加

二重化された第１，第２ＣＰＵユニット１１，１２と、両ＣＰＵユニット間のバス制御や、制御系／待機系の切り替えなどを行うデュプレックスユニット２０とを備えている。 - 特許庁

The multiprocessor system is constituted so that a system control processor is connected to a program memory and connected to a main memory in common together with a plurality of M units through the data bus.例文帳に追加

マルチプロセッサシステムは、システム制御プロセッサがプログラムメモリに接続されると共に、複数のＭユニットと共にデータバスを介してメインメモリに共通に接続された構成である。 - 特許庁

A wavelength multiplex optical path changeover means 3 is provided to the outside of an active system module 1 and a standby system module 2 that conduct add/drop of a bus in the unit of wavelengths.例文帳に追加

波長単位でのパスのアッド・ドロップを行う現用系モジュール１および予備系モジュール２の外側に、波長多重光経路切替手段３を設けた。 - 特許庁

A method, a system and a computer program are provided for protecting the integrity of data transferred between the input/output bus of a data processing system and the external network.例文帳に追加

データ処理システムの入力／出力バスと外部ネットワークとの間で転送されるデータの完全性を保護するための方法、システム、及びコンピュータ・プログラムである。 - 特許庁

An active-system processing device wherein an obstacle is generated among active-system processing devices 101, 102 transmits a signal for notifying an obstacle notification bus 106 of obstacle generation.例文帳に追加

現用系処理装置１０１，１０２に中で障害の発生した現用系処理装置が障害通知バス１０６にその障害発生を通知する信号を送出する。 - 特許庁

To obtain a system re-parallelization controller for re-parallelizing a power-plant which is paralleled off under stabilized state with a transmission system by suppressing variation in bus voltage and frequency.例文帳に追加

母線の電圧、周波数の変動を抑え、安定した状態で解列された発電所を送電系統に再並列接続できる系統再並列制御装置を得る。 - 特許庁

To provide a gateway device and a communication system including the gateway device for automatically revising a transmission period of a frame in a way of suppressing a bus load factor lower in the communication system built up by interconnecting a plurality of networks with the gateway device.例文帳に追加

ゲートウェイで複数のネットワークを接続して構築した通信システムで、バス負荷率を低く抑えるように自動的にフレームの送信周期を変更する - 特許庁

To provide a memory control unit to be used in a data processing system provided with a request side agent (12) and a response side agent (16) connected by a system bus (10).例文帳に追加

システムバス（１０）により結合されたリクエスト側エージェント（１２）と応答側エージェント（１６）とを含むデータ処理システムにおいて用いるメモリ制御装置を提供する。 - 特許庁

To provide a system, a method and a device for managing power distribution on a shared bus system that interconnects a plurality of devices each containing a signal termination component.例文帳に追加

それぞれが信号終端コンポーネントを含む複数のデバイスを相互接続する共用バス・システムでの配電を管理するシステム、方法、およびデバイスを提供すること。 - 特許庁