「Bus System」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

Each of the bridges interfaces to all the bus masters in the system which require access to the peripherals that it interfaces to.例文帳に追加

各ブリッジは、それがインターフェースするペリフェラルに対するアクセスを要求するシステム内のすべてのバス・マスタとインターフェースする。 - 特許庁

A master unit 12 which composes a PLC 10, and slaves 20 are connected to a field bus 30 and the network system is composed.例文帳に追加

ＰＬＣ１０を構成するマスタユニット１２と、スレーブ２０が、フィールドバス３０に接続されてネットワークシステムが構成される。 - 特許庁

SYSTEM, METHOD AND NETWORK DEVICE FOR PEER-TO-PEER COMMUNICATIONS BETWEEN NETWORK DEVICES TO COMMUNICATE WITH EACH OTHER VIA COMMON BUS例文帳に追加

共通のバスを介して通信するネットワーク装置間におけるピア・トゥ・ピア通信のためのシステム、方法およびネットワーク装置 - 特許庁

To provide an input/output processing system capable of shortening the occupation time of a CPU accompanying access to an I/O bus.例文帳に追加

Ｉ／Ｏバスへのアクセスに伴うＣＰＵの占有時間を短縮可能な入出力処理システムを提供する。 - 特許庁

In the system 100, the access control device prohibits data transfer on a bus between a pair of an initiator 110 and a target 120 which are not permitted.例文帳に追加

アクセス制御デバイスは、許可されないイニシエータとターゲットとのペア間において、バス上のデータ転送を禁止する。 - 特許庁

To provide a method, a system and a device for supplying an input/ output adapter with data from a PCI-PCI bus bridge.例文帳に追加

ＰＣＩ−ＰＣＩバス・ブリッジから入出力アダプタにデータを供給する方法、システム、および装置を提供すること。 - 特許庁

To provide a data processing system capable of preventing data processors from occupying a shared bus needlessly.例文帳に追加

データ処理装置による共有バスに対する無駄な占有を解消することができるデータ処理システムを提供する。 - 特許庁

FERRITE CORE, EXCHANGING BUS BAR HAVING THE SAME, METHOD FOR REPAIRING DISTRIBUTION PANEL, AND METHOD FOR CONFIGURING POWER LINE COMMUNICATION SYSTEM例文帳に追加

フェライトコアとこれを有する交換用ブスバー、分電盤の改修工法、並びに、電力線通信システムの構築方法 - 特許庁

Furthermore, the battery system remains operational even when an open or short circuit occurs in either the first or second serial bus.例文帳に追加

さらに、第１または第２のシリアルバスの一方に導通不良や短絡が生じても、バッテリシステムは動作可能になる。 - 特許庁

To provide a DC power supply system that stabilize a DC bus voltage which is connected to DC power supply units.例文帳に追加

直流電源装置が接続される直流バスの電圧を安定にする直流給電システムを提供する。 - 特許庁

Preferably, the bus traveling system further includes a reservation support device 30 communicating with the travel support terminal 10 and reservation terminal 20.例文帳に追加

好ましくは、さらに運行支援端末１０及び予約端末２０と通信する予約支援装置３０を備える。 - 特許庁

To use an optical communication equipment independently of various kinds of bus communication system and to prevent noise from being resonated with an optical signal to be transmitted.例文帳に追加

各種のバス通信方式に左右されずに使用でき、また伝送される光信号にノイズの乗らないようにする。 - 特許庁

The memory bus system is constituted by serially connecting a memory control element 1 and memory cells 2a, 2b and 2c through signal lines.例文帳に追加

メモリバスシステムはメモリ制御素子１と記憶素子２ａ、２ｂ、２ｃが信号線により直列に接続されて構成される。 - 特許庁

To provide a signal processing apparatus that can avoid a reception failure due to transmission delay in a bus system.例文帳に追加

バスシステムにおいて伝送遅延による受信不良を回避することが可能な信号処理装置を提供すること。 - 特許庁

The multi-device system comprises a chain bus and a daisy chain that oscillates by the host device and the client device.例文帳に追加

本発明のマルチデバイスシステムは、チェーンバス、ホストデバイスおよびクライアントデバイスによって発振するデイジーチェーンにより形成される。 - 特許庁

The system includes a backplane 403 provided with board 401 to board 401 signal wiring and a shared optical bus.例文帳に追加

このシステムは、ボード４０１−ボード４０１間の信号配線および共用光バスを備えたバックプレーン４０３を含む。 - 特許庁

To provide a priority level specification type arbiter which can be actualized with a simple circuit and a bus system which employs the arbiter.例文帳に追加

簡単な回路で具現可能な優先順位指定方式のアービタ及びそのアービタを採用したバスシステムが提供する。 - 特許庁

A system bus communicably connects the A/V signal processing part, the DOCSIS processing part and the MPEG processing part.例文帳に追加

Ａ／Ｖ信号処理部、ＤＯＣＳＩＳ処理部と、ＭＰＥＧ処理部は通信が出来るようにシステムバスに接続される。 - 特許庁

This serial communication system includes a node 2 for performing serial communication with another node through a communication bus 10.例文帳に追加

本発明によるシリアル通信システムは、通信バス１０を介して他のノードとシリアル通信を行なうノード２を具備する。 - 特許庁

To efficiently perform data processing in an information processing system where a plurality of processing modules are connected in a ring shape by a bus.例文帳に追加

複数の処理モジュールがリング状にバスで接続された情報処理システムにおいて、効率的にデータ処理を行う。 - 特許庁

To provide a component structure for regarding a video bus control system as a software component and recycling the component.例文帳に追加

ビデオバス制御システムをソフトウェア部品として捉え、この部品を再利用できるようにするための部品構造を提供する。 - 特許庁

The other slave repeaters write information in the system bus 115 in synchronization with the synchronization signal transmitted by the master repeater.例文帳に追加

他のスレーブレピータは、マスタレピータによって送出された同期信号に同期して、システムバス１１５に情報を書き込む。 - 特許庁

To prevent noise generated in a parallel bus drive circuit from mixing in an effective video pixel range at an analog processing system.例文帳に追加

パラレルバスドライブ回路で発生するノイズが、アナログ処理系での有効映像画素範囲に混入しないようにする。 - 特許庁

To provide a method and system for managing the re-selection of an initiator by a target on an SCSI bus.例文帳に追加

ＳＣＳＩバス上のターゲットによるイニシエータの再選択を管理するための方法およびシステムを提供すること。 - 特許庁

The computer system having an IEEE 1394 interface has a physical layer IC (PHY) 10 comprising a system power detector 11 for detecting a system power, and a bus reset signal issuing unit 12 for issuing a short bus reset (SBR) signal to an IEEE 1394 cable.例文帳に追加

本発明のＩＥＥＥ１３９４インタフェースを有するコンピュータシステムは、物理層ＩＣ（ＰＨＹ）１０にシステムパワーを検出するシステムパワー検出部１１と、ＩＥＥＥ１３９４ケーブル側へショートバスリセット（ＳＢＲ）信号を発行するバスリセット信号発行部１２と、を備えている。 - 特許庁

To provide a system in which a bus is shared by a CPU built-in LSI and an external CPU and in which the CPU built-in LSI is not hindered to access a device mounted on the shared bus when the external CPU accesses the device to be controlled and connected to the bus.例文帳に追加

ＣＰＵ内蔵ＬＳＩと外部ＣＰＵがバスを共有するシステムにおいて、外部ＣＰＵがバスに接続された被制御デバイスにアクセスする際に、ＣＰＵ内蔵ＬＳＩにおいて共有バス上に実装されたデバイスのアクセスを妨げないようにする。 - 特許庁

An internal load capacity added to an internal bus which is always laid on a mother board 11 is stored in a system BIOS ROM 19, and an external load capacity added through a PCI bus extension slot #1 to the internal bus as necessary is stored in a configuration ROM 20.例文帳に追加

マザーボード１１に常時敷設される内部バスに付加される内部負荷容量をシステムＢＩＯＳ ＲＯＭ１９に格納し、ＰＣＩバス拡張スロット＃１を介して内部バスに適宜付加される外部負荷容量をコンフィギュレーションＲＯＭ２０に格納しておく。 - 特許庁

In the case of reading out data from a system memory 128 to be written in a device arranged along a PCI bus, bus traffic between the PCI bus and a cache memory 126 is monitored, the characteristics of the device are judged and a method for managing data within the range of the memory 126 is changed in accordance with the judged result.例文帳に追加

ＰＣＩバスに沿って配置される装置へシステム・メモリからデータを読み取る時、ＰＣＩバスとキャッシュ・メモリの間のバス・トラフィックを監視して、当該装置の特性を判断し、それに応じてキャッシュ・メモリの範囲内でデータを管理する方法を変更する。 - 特許庁

A bus control system 100 includes an address/data setting device 300 which holds data and an address transferred to a bus slave device 400, and a bus master device 200 transmits the data using an address line 410 in addition to a data line 420 when address transmission is not necessary.例文帳に追加

バス制御システム１００は、バススレーブ装置４００に転送されたデータとアドレスを保持するアドレス／データ設定装置３００を備え、バスマスタ装置２００は、アドレス送信が不要な場合は、データ線４２０に加え、アドレス線４１０を用いてデータを送信する。 - 特許庁

To provide a distribution board degrading diagnostic system or the like which can measure and evaluate temperature variations in a bus line connection part and can accurately detect a subtle increase in contact resistance of the bus line connection part resulting from degradation to obtain the omen of the deterioration at the bus line connection part.例文帳に追加

母線接続部における温度ゆらぎを測定、評価し、劣化に起因する母線接続部の接触抵抗の微小な増加を精度良く検知し、母線接続部の劣化の前兆をとらえることができる配電盤劣化診断システム等を提供する。 - 特許庁

In a product consisting of a plurality of units respectively provided with a nonvolatile memory for writing the recycling information, the recycling management system is provided with a common bus that connects nonvolatile memories to one another and a connecting means that connects the common bus to an external bus.例文帳に追加

リサイクル情報を書き込む不揮発性メモリをそれぞれに備えた複数のユニットよりなる製品において、前記不揮発性メモリをお互いに接続する共通バスと、前記共通バスを外部バスと接続する接続手段とをリサイクル管理システムに備える。 - 特許庁

This invented bus bridge circuit for duplexed device includes bus bridge circuits 21, 31 that monitor read/write access to a memory device in an operational system and when the access occurs, copy its data and write it into a memory device in a backup system.例文帳に追加

本発明の２重化装置用バスブリッジ回路は、運用系のメモリ装置に対するリード／ライトアクセスを監視し、前記アクセスが発生したときそのデータをコピーしバックアップ系のメモリ装置へ書き込むバスブリッジ回路２１、３１を有することとした。 - 特許庁

Thus, when the dependent device operate in a control system for outputting a response signal after waiting for the top of a bus request signal, the device for control can operate in a control system for stopping the bus request signal after waiting for the response signal.例文帳に追加

したがって、従属デバイスが、バス要求信号の停止を待って応答信号を出力する制御方式の場合でも、制御用デバイスは応答信号を待ってバス要求信号を停止する制御方式で動作することができる。 - 特許庁

To provide a bus system preventing trouble in processing to the whole system when a request from a master with high priority is not processed quickly, while improving efficiency in access by controlling the order of bus access from a plurality of masters.例文帳に追加

複数のマスタからのバスアクセスの順番を制御して、アクセスの効率を高めるとともに、優先度の高いマスタからの要求が後回しにされることによって、システム全体の処理に不具合が生じることを防止したバスシステムを提供する。 - 特許庁

The BIST control part transmits, in the test mode, control data, a command signal, test pattern data and a test address signal to the BIST logic circuit through the system bus to test the IP block, and compresses and stores the test result data received through the system bus.例文帳に追加

ＢＩＳＴコントロール部は、テストモードで、システムバスを介してＢＩＳＴロジック回路に制御データ、コマンド信号、テストパターンデータ、及びテストアドレス信号を伝送してＩＰブロックをテストし、システムバスを介して受信されるテスト結果データを圧縮して保存する。 - 特許庁

To improve the data transfer efficiency in a bus system which is so configured that a data signal is transmitted/received between a master module and one of a plurality of slave modules which are connected through a system bus, on the basis of a command of the master module.例文帳に追加

システムバスを介して接続されたマスタモジュールと複数のスレーブモジュールのいずれかとの間で、前記マスタモジュールのコマンドに基づいてデータ信号が送受信されるように構成されたバスシステムにおいて、データ転送効率を向上させること。 - 特許庁

To provide a data transfer method and a data storage medium capable of inexpensively constructing the optimal system in order to obtain satisfactory transfer characteristics at the time of transferring a plurality of stream data through a PCI bus in a computer system having a PCI bus.例文帳に追加

ＰＣＩバスを有するコンピュータシステムで、複数のストリームデータをＰＣＩバスを通じて転送する場合に、良好な転送特性を得るための最適なシステムを安価に構築することができるデータ転送方法およびデータ記憶媒体を提供する。 - 特許庁

To provide an improved data processing system architecture reducing waiting time of communication between physically separating processors, reducing bus bandwidth consumption, and releasing the bus bandwidth for a general data transfer between the processor and a hierarchical memory system.例文帳に追加

物理的に離れたプロセッサの間の通信の待ち時間を減らし、バス帯域幅消費を減らし、プロセッサおよび階層メモリ・システムの間の一般データ転送のためにバス帯域幅を解放する、改善されたデータ処理システム・アーキテクチャを提供すること。 - 特許庁

This serial bus system including a data bus connecting a master device and a slave device together and a shared clock system constructed for feeding a shared clock signal to the master device and the slave device is used for data communication between the devices according to a master-slave protocol.例文帳に追加

マスタ装置とスレーブ装置を接続するデータバスと、共有クロック信号をマスタ装置及びスレーブ装置に供給するように構成された共有クロックシステムとを含む、装置間でマスタースレーブプロトコルに従ってデータ通信するためのシリアルバスシステム。 - 特許庁

To provide a data processor capable of speeding up the system even if sufficient memories can not be secured for both a system bus and an I/O bus by connecting and disconnecting both buses according to whether or not DMA transfer is in process.例文帳に追加

ＤＭＡ転送中か否かで、システムバス、Ｉ／Ｏバスの双方を接続させたり、分離させたりすることによって、双方のバスに十分なメモリを確保出来なくとも、システム全体の高速化を図ったデータ処理装置を提供することにある。 - 特許庁

When the DMA operation enable signal is turned into an off state, the use right of the system bus 14 is preferentially applied to a CPU 10, and the DAM data transfer is interrupted, and the use right of the system bus 14 is opened to the CPU 10.例文帳に追加

一方、ＤＭＡ動作イネーブル信号がＯＦＦ状態となると、システムバス１４の使用権をＣＰＵ１０に優先的に与えることによって、ＤＭＡデータ転送は中断されると共に、システムバス１４の使用権をＣＰＵ１０に開放する。 - 特許庁

The bus lock transactions issued from each processor bus are exclusively processed within the system by the exclusive access right register for uniquely controlling the exclusive access right between the processor nodes and the transaction ordering for ordering the transactions in the system.例文帳に追加

プロセッサノード間の排他アクセス権の制御を一意に行う排他アクセス権レジスタと、システム内のトランザクションの順序付けを行うトランザクションオーダリングにより、それそれのプロセッサバスより発行されるバスロックトランザクション相互を、システム内で排他的に処理する。 - 特許庁

An interconnection state acquiring means 1111 acquires the interconnection state of plural information processors constituting a bus system, and a topology grasping means 1112 analyzes the interconnection state and grasps the topology of the bus system.例文帳に追加

相互接続状態取得手段１１１１により、バスシステムを構成する複数の情報処理装置の相互接続状態が取得され、トポロジ把握手段１１１２により、この相互接続状態が解析されてバスシステムのトポロジが把握される。 - 特許庁

To suppress competition of a system bus and a copy tag part in a high load state by using a system bus and a copy tag part which are determined by the value of a bit string and performing an operation which is for processing a memory access request.例文帳に追加

キャッシュを持つプロセッサ，キャッシュのタグのコピーを保持する複写タグ部およびシステム・コントローラを持つノードを複数個有すると共に、ノード間を接続するシステム・バスを有するマルチプロセッサにおいて、システム・バス及び複写タグ部での競合を緩和すること。 - 特許庁

A power distribution member 10 related to an embodiment is, for example, used as the power distribution member, such as a bus bar for distributing an automobile battery to each system and a bus bar for distributing to an automobile motor.例文帳に追加

実施形態に係る配電用部材１０は、たとえば自動車のバッテリを各系統に配電するためのバスバーや、自動車のモータに配電するためのバスバーなどの配電用部材として用いられる。 - 特許庁