「CHIP- MOUNTING」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

This chip scattering prevention cover 9 for the finishing machine 1 is operated by elevating and lowering of a machining unit 3 provided with a tool holder part 4 for mounting or dismounting the tool 6 on/from it, is turned forward to surround the tool 6 by lowering of the machining unit 3, and is turned behind the tool holder part 4 by lowering of the machining unit 3 for retraction.例文帳に追加

工具６が着脱される工具ホルダー部４を備えた加工ユニット３の昇降により作動する加工機１の切粉飛散防止カバー９において、該切粉飛散防止カバー９が、該加工ユニット３の降下により、該工具６の周囲を囲うべく前方に回動し、該加工ユニット３の上昇により、該工具ホルダー部４の後方に回動して退避することを特徴とする。 - 特許庁

An electronic component main body 18 covered with a resin wherein a semiconductor chip 11 is mounted on a carrier board 12 is configured so that a cover 19 surrounds the wall of the electronic component main body 18 by attaching solder balls 16 to electrodes 122 formed on the carrier board 1 except a mounting surface and the tip of the cover 19 is positioned around the electronic component main body 18.例文帳に追加

半導体チップ１１をキャリア基板１２に実装して樹脂封止した電子部品本体１８に対して、そのキャリア基板１に形成した電極１２２に半田ボール１６を取着し、その実装面を除く電子部品本体１８上及び周壁を覆うように、カバー部材１９を被着して、このカバー部材１９の先端部が、電子部品本体１８の周壁に位置するように構成したものである。 - 特許庁

To provide a semiconductor device which realizes a high-performance, high-functional and miniaturized product by making fine a high withstanding voltage circuit operative at high voltages, and mounting such fine high withstand ing voltage circuit mixed with low withstanding voltage circuits on the same chip, and realize a semiconductor device manufacturing method which realizes such semiconductor device by a simple way, without increasing the manufactur ing cost.例文帳に追加

高電圧動作用の高耐圧回路の微細化を図るとともに、このような微細な高耐圧回路を低耐圧回路と同一チップ上に混載することにより、高機能化、高性能化、縮小化を実現することができる半導体装置及びこのような半導体装置を簡便な方法で、製造コストの増大を招くことなく実現することができる半導体装置の製造方法を実現することを目的とする。 - 特許庁

The number of array units is the minimum number of alternative arrays 12 satisfying the condition that the number of whole array units must be a power of two while satisfying the number of array units as an array 11 for execution which is necessary for execution, for satisfying the condition for keeping both the chip size and the junction mounting density at minimum by having the minimum number of alternative arrays.例文帳に追加

アレーユニットの数は、実行に必要な実行用アレー１１としてのアレーユニット数を満足しながら、全アレーユニット数は２のべき乗個でなければならないとする条件を満足する最小限の代替アレー１２の数とし、この最小限の代替アレーの数を有することによりチップサイズと接合実装密度の両方を必要最小限にする条件を満足するように構成する。 - 特許庁

By mounting the semiconductor chip 6 to the recessed part 3a of an internal substrate 3 to be fitted to a package substrate 2, a space in the electronic component package 1 is utilized effectively, to minimize the increase of the outsize dimension of the electronic component package 1 caused by housing of a plurality of the electronic components and the restriction on the dimensions of the electronic components housed within the electronic component package 1.例文帳に追加

パッケージ基板２に取り付けられる内部基板３の凹み部３ａに半導体チップ６を搭載することにより、電子部品パッケージ１内のスペースを有効利用して、複数の電子部品を収容することによって生じる電子部品パッケージ１の外形寸法の増大と、電子部品パッケージ１内に収容される電子部品の大きさの制約とを最小限に抑えるようにする。 - 特許庁

The electronic chip component 10 has end electrodes 14 formed on both end sides of a main component body 12 in a cubic or rectangular parallelepiped shape, a dummy terminal 16 to be soldered to a dummy land part 20 of a mounting board 18 being formed over a ridge and/or a side surface of the component body 12 separately from the end electrodes 14.例文帳に追加

本発明に係るチップ状電子部品１０は、立方体もしくは直方体状の部品本体１２の両端側に端部電極１４が形成されたチップ状電子部品１０において、部品本体１２の稜線および／または側面に跨って、端部電極１４とは分離して、実装基板１８のダミーランド部２０にはんだ付けされるためのダミー端子１６が形成されていることを特徴とする。 - 特許庁

The method of manufacturing the semiconductor device includes the steps of: preparing a wiring substrate; mounting a semiconductor chip 8 on one surface of the wiring substrate; preparing a liquid sealing resin in a cavity 15 and scattering a filler 20 over the liquid sealing resin; dipping the side of the one surface of the wiring substrate in the liquid sealing resin; and forming a sealing body 22 by curing the sealing resin.例文帳に追加

配線基板を準備する工程と、前記配線基板の一面上に、半導体チップ８を搭載する工程と、キャビティ１５に液状の封止樹脂を備えて、前記液状の封止樹脂の上部にフィラー材２０を散布する工程と、前記封止樹脂に前記配線基板の一面側を浸漬する工程と、前記封止樹脂を硬化して封止体２２を形成する工程と、を含むことを特徴とする。 - 特許庁

The wiring 20 has a first section 24 including an electric joint 22 formed on the inside of the chip component mounting area 12 and extended with the width of the electric joint 22, a second section 26 formed on the side opposite to the first section 24 of the flexible board 10, and a through hole 28 penetrating the flexible board 10 to connect the first section 24 electrically with the second section 26.例文帳に追加

配線２０は、チップ部品搭載領域１２の内側に形成された電気的接続部２２を有し、かつ、電気的接続部２２の幅をもって延出された第１の部分２４と、フレキシブル基板１０の第１の部分２４とは反対の面に形成された第２の部分２６と、フレキシブル基板１０を貫通して第１の部分２４と第２の部分２６とを電気的に接続するスルーホール２８と、を有する。 - 特許庁

To provide a semiconductor device having a structure including a semiconductor element, which employs a material with a low dielectric constant called a low-K material as a material constituting an interlayer insulation film of a multilayer wiring layer, flip-chip-mounted on a circuit board, with a highly reliable mounting structure by flexibly coping with a change in temperature to prevent breakdown of the interlayer insulation film.例文帳に追加

Ｌｏｗ−Ｋ材料と呼ばれる誘電率の低い材料を多層配線層の層間絶縁膜を構成する材料として用いた半導体素子が回路基板にフリップチップ実装された構造を有する半導体装置であって、温度変化に柔軟に対応して前記層間絶縁膜の破壊を防止することにより、信頼性の高い実装構造を備えた半導体装置を提供することを目的とする。 - 特許庁

A semiconductor device has a power amplification semiconductor circuit and a controller circuit for controlling this power amplification semiconductor circuit laminated on a multilayer wiring board 1, wherein the power amplification semiconductor circuit and the controller circuit are formed such that they are arranged in parallel on the same semiconductor element 7, and this semiconductor element 7 has the mounting structure of being mounted onto the multilayer wiring board 1 through flip-chip connection.例文帳に追加

多層配線基板１上に、電力増幅用半導体回路と、この電力増幅用半導体回路を制御するための制御用回路が積層される半導体装置において、電力増幅用半導体回路と制御用回路は同一の半導体素子７上に並列配置されて形成されており、この半導体素子７は多層配線基板１上にフリップチップ接続により搭載される実装構造を有する。 - 特許庁

To provide a process for producing a lead frame by forming a plurality of inner leads around a semiconductor chip mounting region, forming a plurality of outer leads connected with the inner leads through tie bars and securing the plurality of inner leads by means of a support made of an insulating material wherein deformation of fine inner lead can be prevented by securing predetermined positions in the plurality of inner leads rigidly.例文帳に追加

本発明は、半導体チップ搭載領域の周囲に複数のインナーリードを形成し、インナーリードにタイバーを介在して繋がる複数のアウターリードを形成し、複数のインナーリードを絶縁材料から成るサポートにより固定するリードフレームの製造方法に関し、複数のインナーリードにおける所定の位置を強固に固定することによって、微細なインナーリードの変形を未然に防止し得る、リードフレームの製造方法を提供することにある。 - 特許庁

The circuit board is obtained by forming a plurality of one electrode films 16 on an insulating layer 18 of the uppermost layer, forming a ferroelectric layer 11 having larger dielectric constant than that of the layer corresponding to the each one film 16, forming the other electrode film 22 on the layer 11, and forming a plurality of bypass capacitors 25 connected to the power terminal of a mounting semiconductor chip 27.例文帳に追加

最表層の絶縁層１８に複数の一方の電極膜１６が形成され、該各一方の電極膜１６と対応して前記絶縁層１８よりも誘電率の大きな強誘電体層１１が形成されていると共に、該各強誘電体層１１上に他方の電極膜２２が形成されて、搭載される半導体チップ２７の電源用端子と接続される複数のバイパスコンデンサ２５が形成されていることを特徴とする回路基板。 - 特許庁

In the method for injecting underfill resin to fill the gap between a semiconductor element and a wiring board for mounting the semiconductor element where the semiconductor element and the wiring board are flip-chip bonded, the semiconductor element and the wiring board are provided with parts not filled with the underfill resin.例文帳に追加

課題を解決するために本発明は、半導体素子と、前記半導体素子が実装される配線基板と、前記半導体素子と前記配線基板がフリップチップ接続されており、前記半導体素子と前記配線基板の隙間を充填するようにアンダーフィル樹脂の注入方法において、前記アンダーフィル樹脂は前記半導体素子と該配線基板の一部にアンダーフィル樹脂を形成しない部分を設けたことを特徴とするアンダーフィル樹脂の注入方法とすることで課題を解決する。 - 特許庁

Here, a dummy land 11, which covers the through hole 9 with an opening part all exposed from the opposite side of the semiconductor chip mounting surface, is provided.例文帳に追加

複数の貫通孔９を有する絶縁基板の半導体チップ搭載面側に配線パターン６を持ち、且つ、半導体チップ搭載面の反対面側には、貫通孔９を介して、各貫通孔９を覆うランド１０に接続された外部接続端子４を持ち、配線パターン６と電気的に接続された半導体チップ１および電気接続部が樹脂封止された半導体装置であって、半導体チップ搭載面の反対面側から開口部が全て露出した貫通孔９を覆うダミーランド１１を有する。 - 特許庁

To provide a wiring board, on which electronic parts can be mounted at a high density and wires can be laid at high density by directly mounting a semiconductor chip on the board and high connection reliability can be maintained between conductor wiring and an insulating substrate, and a method for manufacturing the board.例文帳に追加

高密度に集積された半導体チップ等の電子部品を高密度に実装するための配線基板において、配線パターンの微細化に伴う配線導体幅の減少が配線導体と絶縁基板との接着強度の低下を招き、配線基板とベアチップの熱膨張係数の差異等によってベアチップを接合した配線導体が絶縁基板から剥離してしまうという課題を解決し、絶縁基板に対して強固な接着性を有する配線導体を備えた配線基板とその製造方法を提供する。 - 特許庁