「CPU chip」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a control system I/O interface to be used for executing the monitoring of sensor or driving control of actuator, information system communication interface such as 'Ethernet'(R) and LSI for communication for easily and mutually exchanging control system data and information system data while mounting a CPU for data conversion on one chip.例文帳に追加

センサの監視やアクチュエータの駆動制御を実行する時に使用する制御系Ｉ／ＯインターフェースとＥｔｈｅｒｎｅｔ等の情報系通信インターフェース及びデータ変換用ＣＰＵを１チップ上に実装し、制御系データと情報系データ相互のやり取りを容易に実現可能とした通信用ＬＳＩを提供すること。 - 特許庁

The CPU development support device is constituted so that stored addresses such as execution order of instructions to be stored in a memory for trace and memory for data logging are set to be continued to the stored address at a moment of stop of the execution when the execution of the user program by an emulation chip is once stopped and after that, the program is executed again.例文帳に追加

エバチップによるユーザプログラムの実行を一旦停止させた後、そのプログラムを再度実行させる場合に、トレース用メモリ及びデータロギング用メモリに記憶させる命令の実行順序等の記憶アドレスを、実行の停止時点における記憶アドレスに連続するように設定できるように構成する。 - 特許庁

Internal hardware modules are stopped so as not to exceed the breakdown voltage and the heat capacity of the package of a SOC chip, the internal frequency of a CPU is lowly increased, dynamic ON/OFF of an L2 cache is performed so as to reduce internal power consumption, and job control is performed so as to maintain the performance, without exceeding the breakdown voltage of the package.例文帳に追加

ＳＯＣ Ｃｈｉｐのパッケージ耐電圧、熱容量を越えないように内部ハードウェアモジュールを停止、ＣＰＵの内部周波数の低増、Ｌ２キャッシュの動的ＯＮ／ＯＦＦを行い内部消費電力を抑えるとともに、パッケージ耐圧を越えないながらもパフォーマンスをそれなりに維持できるようなＪＯＢコントロールを行う。 - 特許庁

In a main control board of a Pachinko game machine 1, when an in/out command is outputted for accessing IO from a CPU 111, an area section determining part 120 switches the accessing location to the IO or to a RAM 116 according to access values and an IO identification signal or a chip selector signal MCS0 is made active according to the result.例文帳に追加

パチンコ機１の主制御基板において、ＣＰＵ１１１からＩＯにアクセスするためのイン／アウトコマンドが出力された時、エリア区分判定部１２０が、アドレス値に応じて、アクセス先をＩＯ、ＲＡＭ１１６のいずれかに切り換え、その結果に応じてＩＯ識別信号またはチップセレクタ信号ＭＣＳ０をアクティブにする。 - 特許庁

The portable equipment with a camera has an integral chip 19 including an image processor for processing image data inputted from a camera sensor, and a display control unit for performing display control based on the image data subjected to image processing; and can display the image data inputted form the camera sensor without going through a CPU 11.例文帳に追加

カメラ付き携帯機器は、カメラセンサから入力された画像データを処理する画像処理部と、前記画像処理された画像データに基づき表示制御を行う表示制御部とを含んだ統合チップ１９を有し、前記カメラセンサから入力された画像データをＣＰＵ１１を介さずに表示できるように構成される。 - 特許庁

A multiapplication IC card (1) provided with a rewritable nonvolatile memory and an IC chip with a CPU while a plurality of applications can be mounted on the nonvolatile memory is provided with a means for enciphering mounted applications to save temporarily the applications to the external device (3) and releasing the nonvolatile memory.例文帳に追加

書換え可能な不揮発性メモリ、ＣＰＵ付きのＩＣチップを備え、不揮発性メモリに複数のアプリケーションを搭載可能なマルチアプリケーションＩＣカード（１）において、搭載されているアプリケーションを暗号化して一時的に外部装置（３）へ退避させ、前記不揮発性メモリを開放する手段を備えるようにしたものである。 - 特許庁

In a main control board and a paying out control board of a Pachinko machine 1, when an in/out command is output to access an IO from CPU 111, an area determining section 120 switches an access destination between the IO and a RAM 216 based on an address value, and an IO identification signal or chip selector signal MCS0 is activated according to the result.例文帳に追加

パチンコ機１のメイン制御基板、払出制御基板において、ＣＰＵ１１１からＩＯにアクセスするためのイン／アウトコマンドが出力された時、エリア区分判定部１２０が、アドレス値に応じて、アクセス先をＩＯ、ＲＡＭ２１６のいずれかに切り換え、その結果に応じてＩＯ識別信号またはチップセレクタ信号ＭＣＳ０をアクティブにする。 - 特許庁

To provide a semiconductor integrated circuit device for increasing a memory region to be used as a general-purpose memory region by a CPU by utilizing a memory region in a functional macro, and for minimizing the increase of a chip size without increasing the capacity of the general-purpose memory, and for coping with the increase request of the general-purpose memory capacity.例文帳に追加

機能マクロ内のメモリ領域を活用することにより、ＣＰＵが汎用メモリ領域として使用できるメモリ領域を拡張し、汎用メモリの容量を増加することなく、チップサイズの増大化を最小限に抑えて、汎用メモリ容量の増大化要求に対応することができるようにした半導体集積回路装置を提供する。 - 特許庁

Built-in self test is started by the command of CPU 12 and the test results of a memory 11 and a logic circuit group 13 are read from the memory inspection compressor 17 and the logic circuit inspection compressor 15, it is compared with an expectation value which is previously stored in the memory 11 and the result is diagnosed in the one chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

A Pachinko game machine 1 includes a main control board and a dispensing control board in which when an in/out command for accessing an IO is output from a CPU 111, an area division determining unit 120 switches an access destination between the IO and an RAM 216 according to an address value, and an IO identification signal or chip selector signal MCS0 is activated according to the result of switching.例文帳に追加

パチンコ機１のメイン制御基板、払出制御基板において、ＣＰＵ１１１からＩＯにアクセスするためのイン／アウトコマンドが出力された時、エリア区分判定部１２０が、アドレス値に応じて、アクセス先をＩＯ、ＲＡＭ２１６のいずれかに切り換え、その結果に応じてＩＯ識別信号またはチップセレクタ信号ＭＣＳ０をアクティブにする。 - 特許庁

The self-check of incorporation is started by a command of a CPU 12, and the test results of the memory 11 and a logic circuit group 13 are read from the memory checking compressor 17 and the logic circuit checking compressor 15 and compared respectively with expected values stored beforehand in the memory 11 to diagnose the result inside the one-chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

The method and apparatus comprise a step of sending an output of a free-running counter incremented every time a double-speed clock rises for the on-chip system, to a comparator for a clock shaper logic unit, and a step of sending at least one input from a central processing unit (CPU), that is, the input specifying a desired frequency, to the comparator for the clock shaper logic unit.例文帳に追加

オンチップ・システムに対して２倍速クロックが立ち上がるたびに増分される自走カウンタの出力を、クロック整形ロジック・ユニットの比較器に送るステップと、中央処理装置（ＣＰＵ）からの少なくとも一つの入力であって所望の周波数を特定する入力をクロック整形ロジック・ユニットの比較器に送るステップとを備える方法及び装置が提供される。 - 特許庁

Then, the in-chip data are outputted to the outside by using a period which does not interfere in the program executing operation of the CPU.例文帳に追加

遊技機に組み込む遊技機制御用チップであって、ＣＰＵと、該ＣＰＵにつながるシステムバス上に設けられ、前記遊技機制御用チップ内部のチップ内部データを制御するデータ制御手段と、該データ制御手段から送られたチップ内部データと、内部アドレスバスの信号とを、切換えて外部端子を介して外部に出力する内部データ乗換制御手段と、を有し、前記ＣＰＵがプログラムを実行する動作に干渉しない期間を用いてチップ内部データを外部に出力する。 - 特許庁

The network chip receives a data packet containing a type that indicates a realtime packet that needs consideration of delay time or a not-realtime packet that does not need consideration of delay time, analyzes the received packet, obtains a type in which the received packet is included in the data packet, stores the received packet into a realtime reception packet buffer when the obtained type indicates a realtime packet, and issues an interrupt to the CPU immediately.例文帳に追加

ネットワークチップは、遅延時間を考慮するリアルタイムパケット、及び遅延時間を考慮しない非リアルタイムパケットの何れかを示す種別を含むデータパケットを受信し、受信したデータパケットを解析して、受信したパケットがデータパケットに含まれる種別を取得し、取得した種別がリアルタイムパケットであることを示す場合に、受信したデータパケットをリアルタイム受信パケットバッファに格納し、即時にＣＰＵに対して割込発行を行う。 - 特許庁