「CPU chip」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Depending on the mode switch signal 58 from the CPU 10, the nCE-nCS switching circuit 57 transmits a card enable signal nCE[2:1] or a chip select signal nCS [1:0] to the bus switch 54.例文帳に追加

ｎＣＥ−ｎＣＳ切替回路57は、ＣＰＵ10からのモード切替え信号58により、カードイネーブル信号ｎＣＥ［２：１］またはチップセレクト信号ｎＣＳ［１：０］をバススイッチ54へ送出する。 - 特許庁

A CPU 17 writes data corresponding to the locus to a drawing memory 33 and generates a picture corresponding to the locus to cause the plasma display panel 22 to draw a picture through a one-chip IC 18 and a PDP driver 21.例文帳に追加

ＣＰＵ１７は同軌跡に対応するデータを描画メモリ３３に書き込み、同軌跡に相当する画面を生成して１チップＩＣ１８とＰＤＰドライバ２１を介してプラズマディスプレイ２２に描画させる。 - 特許庁

To make reducible package components such as peripheral circuit chip and to make the cost-reducible by providing an FPGA itself with the function of CPU core and integrating a user circuit or the like in an integrated circuit as well.例文帳に追加

集積回路において、ＦＰＧＡそのものにＣＰＵコアの機能を持たせると共にユーザ回路等をも組み込むことにより、周辺回路チップ等の実装部品を少なくすることができ、低コスト化を図ることができるようにする。 - 特許庁

The electric power of a prescribed voltage supplied is supplied to a one-chip microcomputer (CPU) 80 and a full color diode (LED) 74 through the power backup circuit 78 of the rotary board 76.例文帳に追加

また、この供給された所定電圧の電力は、回転基板７６の電源バックアップ回路７８を介してワンチップ・マイコン（ＣＰＵ）８０やフルカラーダイオード（ＬＥＤ）７４等に供給される。 - 特許庁

To rewrite the software of the one-chip CPU mounted on the telephone set body 1, the state display unit 2 is detached from the telephone set body 1 and a software writing tool 10 is mounted.例文帳に追加

電話機本体１に搭載されている１チップＣＰＵのソフトウェアを書き換える時には、電話機本体１から状態表示ユニット２を取り外して、ソフト書き込み治具１０が装着される。 - 特許庁

To debug a system-on-chip semiconductor integrated circuit by means of a small number of signals without setting a special mode, the circuit having a built-in CPU that is not necessarily operating at all times.例文帳に追加

常に動作状態にあるとは限らないＣＰＵを内蔵するシステムオンチップの半導体集積回路において、特殊なモードを設定することなく、少ない数の信号を用いてデバッグを行う。 - 特許庁

In the manufacturing process, the vender unique information in the chip of the CPU 11 is used to verify alteration (hash value checking) and decode the firmware input to a reproducing device.例文帳に追加

製造工程では、ＣＰＵ１１のチップ内のベンダー固有情報Ｖを用いて、再生装置に入力したファームウェアの改竄検証（ハッシュ値チェック）および復号化を行う。 - 特許庁

The computer CPU is not started before starting an input/output control chip after confirming status identification data by using identification equipment and does not authentication after starting.例文帳に追加

識別設備を利用し、身分識別データを確認後、入出力制御チップを起動し、初めてコンピューターＣＰＵを起動することができるもので、起動後に認証を行うものではない。 - 特許庁

In the control of a plurality of devices 21 to be controlled in a common bus I/F 30, the chip selection uses a signal transmitted from a CPU part 11.例文帳に追加

共通バスＩ／Ｆ３０における複数の被制御デバイス２１の制御において、チップセレクトはＣＰＵ部１１から送出される信号を使用する。 - 特許庁

Data communication between a CPU and an interface control IC is performed by a serial clock signal, a serial data input/output signal, a write protect signal, and a chip select signal.例文帳に追加

ＣＰＵとインターフェースコントロールＩＣとのデータ通信は、シリアルクロック信号とシリアルデータ入力／出力信号とライトプロテクト信号とチップセレクト信号とによって行われる。 - 特許庁

In a control circuit 20 such as a CPU, three control signals for a high impedance, a level H, and a level L are supplied from a three-state buffer 21 to an ON/OFF terminal on the IC chip 2.例文帳に追加

ＣＰＵなどの制御回路２０は、３ステートバッファ２１からハイインピーダンス、Ｈレベル、Ｌレベルの３つの制御信号をＩＣチップ２のオンオフ端子に供給する。 - 特許庁

A first inherent number register 116 stores a first inherent number assigned at the manufacturing of a one-chip microcomputer 110m, and the first inherent number is outputted by a command from a main CPU 110a.例文帳に追加

第１固有番号レジスタ１１６は、ワンチップマイコン１１０ｍの製造時に付けられる第１固有番号を記憶しており、メインＣＰＵ１１０ａからの命令により、第１固有番号が出力される。 - 特許庁

To avoid useless power consumption and also a temperature rise in a CPU chip in a network interface compatible with a different data transfer rate.例文帳に追加

異なるデータ転送レートに対応できるネットワーク・インタフェース装置において、無駄な電力消費が避けられ、ＣＰＵチップの温度上昇も回避できるようにする。 - 特許庁

In addition, the write CPU 7 calculates the deviation amount of the photoreceptor drum, based on read values of sensors 1, 2 which read toner patterns of the photoreceptor drum and stores it in the ID chip 10.例文帳に追加

また、書込みＣＰＵ７は、感光体ドラムのトナーパターンを読み取るセンサ１、２の読み取り値に基づいて感光体ドラムの偏芯量を算出しＩＤチップ１０に記憶する。 - 特許庁

A CPU sets as a target value a maximum value of a power source voltage decline amount permitted in a semiconductor chip by reading circuit information, then, calculates an amount of power source voltage decline for timing verification based on the target value.例文帳に追加

ＣＰＵは、回路情報を読み込み半導体チップにおいて許容される電源電圧降下量の最大値を目標値として設定した後、該目標値に基づいてタイミング検証用の電源電圧降下量を算出する。 - 特許庁

One embodiment disclosed relates to a method (100) of executing a program code on a target microprocessor chip equipped with a plurality of CPU cores thereon.例文帳に追加

開示される一実施形態は、複数のＣＰＵコアを備えたターゲットマイクロプロセッサチップでプログラムコードを実行する方法（１００）に関する。 - 特許庁

This is a single-chip type microcomputer 10 and its main part is equipped with the EEP-ROM 4 where user programs and data needed to be stored are both written at an arbitrary rate together with a CPU 1.例文帳に追加

シングルチップ型マイクロ・コンピュータ１０であって、その主要部はＣＰＵ１とともに、ユーザ・プログラムと要保存データの両方が任意の割合で書き込まれるＥＥＰ−ＲＯＭ４を備える。 - 特許庁

An antenna element 10 is mounted on one main surface of the laminated substrate 101, and circuit elements such as an IC 201 for down converter, a CPU chip 301, and a flash memory 302 are mounted on the other main surface thereof.例文帳に追加

積層基板１０１の一方主面にはアンテナ素子１０が実装され、他方主面にはダウンコンバータ用ＩＣ２０１、ＣＰＵチップ３０１およびフラッシュメモリ３０２等の実装回路素子が実装されている。 - 特許庁

The CPU chip 301 and the flash memory 302 are connected through a transmission line 620 including through-holes 621, 622 formed in the laminated substrate 101.例文帳に追加

ＣＰＵチップ３０１とフラッシュメモリ３０２とは、積層基板１０１に形成されたスルーホール６２１，６２２を含む伝送線路６２０により接続される。 - 特許庁

The semiconductor chip 2 includes a first pad 10, a second pad 11 connected with the first pad 10, and a third pad 12 connected with a TAP controller 7 for debugging a CPU 5.例文帳に追加

第１パッド１０と、第１パッド１０に接続されている第２パッド１１と、ＣＰＵ５をデバッグするＴＡＰコントローラ７に接続されている第３パッド１２とを備えている。 - 特許庁

To reduce terminals not necessary for end users as much as possible in an integrated circuit device having a CPU, and pins and functions for debugging mounted on a mass-produced chip.例文帳に追加

ＣＰＵ及びデバッグ用のピンと機能を量産チップ上に実装する集積回路装置において、エンドユーザーにとっては不要な端子をより節約すること。 - 特許庁

The supplied image data are stored in an incorporated VRAM 81A and the corresponding position data which are read from the RAM 54 by the CPU 52 are simultaneously stored in the VRAM 81A by the graphic chip 81.例文帳に追加

グラフィックチップ８１は、供給された画像データを内蔵するVRAM８１Ａに格納するとともに、CPU５２がRAM５４から読み出した対応する位置データをVRAM８１Ａに格納する。 - 特許庁

To provide a CPU development supporting device capable of observing events without missing them even when the intervals between the generations of those events for a chip for evaluation are relatively short.例文帳に追加

評価用チップに対するイベントの発生間隔が比較的短い場合でも、それらを取り零すこと無く観測することができるＣＰＵ開発支援装置を提供する。 - 特許庁

Heat of the CPU is transferred to a heat sink 209 through a heat pipe 201 and heat of the video chip 125 is transferred to a heat sink 211 through a heat pipe 203.例文帳に追加

ＣＰＵの熱はヒート・パイプ２０１を経由してヒート・シンク２０９に運ばれ、ビデオ・チップ１２７の熱はヒート・パイプ２０３を経由してヒート・シンク２１１に運ばれる。 - 特許庁

To provide trace information necessary for inspection of a program in real time by using a CPU chip which has the same inner structure and the same number of terminals with those of a mounted one.例文帳に追加

実装されるものと内部構造や端子数が同一のＣＰＵチップを用いて、リアルタイムでプログラムの検査に必要なトレース情報を得る。 - 特許庁

A CPU interface 11 and I/O interfaces 13 to 15 in a bridge chip 1 are connected to a DRAM interface 12 through an internal bus 10.例文帳に追加

ブリッジチップ１内のＣＰＵインタフェース１１及び入出力インタフェース１３〜１５は、内部バス１０を介してＤＲＡＭインタフェース１２に接続する。 - 特許庁

To reduce chip area by dispensing with a standby time in writing data and dispensing with a SRAM externally attached, in an external connection device such as a CPU or the like.例文帳に追加

ＣＰＵ等の外部接続装置において、データを書き込む際の待機時間が不要になるとともに、外付けＳＲＡＭが不要になって、チップ面積を小さくすることができる - 特許庁

The output of the AND circuit 4 is at a low level only in the duration of outputting a reading signal (RD) from a CPU 2 and sending a chip select signal (CS) from an address decoder 3 and at a high level (+V) in other durations.例文帳に追加

アンド回路４の出力側は、ＣＰＵ２が読み出し信号（ＲＤ）を出力し、かつアドレスデコーダ３がチップセレクト信号（ＣＳ）を送出している期間のみローレベルとなり、それ以外の期間はハイレベル（＋Ｖ）になっている。 - 特許庁

To save terminals unnecessary for an end user in an integrated circuit device in which a CPU, pins for debugging and functions are mounted on a mass production chip.例文帳に追加

ＣＰＵ及びデバッグ用のピンと機能を量産チップ上に実装する集積回路装置において、エンドユーザーにとっては不要な端子をより節約すること。 - 特許庁

When power is applied, the CPU 11 turns the switch to the attenuator 17 side and supplies the RFID chip 19 with power necessary for operation to read out ID information.例文帳に追加

ＣＰＵ１１は、電源投入時等において、切替スイッチ１５をアッテネータ１７側に切替え、ＲＦＩＤチップ１９に動作に必要な電力を供給してＩＤ情報を読出す。 - 特許庁

Sealing is executed over a CPU chip 200 with a conductive sealing sticker 150, and a pair of conductive coils 104a and 104b are disposed on the back surface side of a substrate to which the respective end parts of the sealing sticker are stuck.例文帳に追加

導電性を有する封印シール１５０でＣＰＵチップ２００を跨ぐように封印し、封印シールの各端部が貼着される基板の裏面側に一対の導電コイル１０４ａ、１０４ｂを配置する。 - 特許庁

A USB memory device 8 has a USB connector 22 detachably connected with a USB port of an external device such as a PC, a main control chip 23 with a built-in CPU 31 as a control means, and the like.例文帳に追加

ＵＳＢメモリ装置８は、ＰＣ等の外部装置のＵＳＢポートに着脱自在に接続されるＵＳＢコネクタ２２と、制御手段としてのＣＰＵ３１を内蔵した主制御チップ２３等を有する。 - 特許庁

To efficiently capture FBM (a fail bit map) information for indicating physical position information of failure in a testing device and an testing method, especially in the failure analysis, for a RAM inside an LSI chip, such as a CPU and a DSP.例文帳に追加

ＣＰＵやＤＳＰ等のＬＳＩ内部におけるＲＡＭ用の試験装置及び試験方法に関し、特に障害解析において故障の物理位置情報を表すＦＢＭ情報（フェイルビットマップ）の取得を効率良く行うこと。 - 特許庁

Heat receiving heads are fixed to a plurality of heat generating members such as a CPU and a display chip, an HDD, or a CD-ROM present in the personal computer, and each heat receiving head is connected through a tube filled with a coolant.例文帳に追加

パソコンにおいて、その中に存在するＣＰＵ及び表示チップ、ＨＤＤ、ＣＤ−ＲＯＭ等の複数の発熱部材に授熱ヘッドを固定し、各樹熱ヘッドを冷却液を満たしたチューブで接続する。 - 特許庁

In this single-chip microcomputer, a number of clocks equivalent to a response period after an interrupt request signal to an INTC section 16, until an INTAK 19 is outputted from a CPU 10 is set in advance to a timing control section 15.例文帳に追加

タイミングコントロール部１５には、ＩＮＴＣ１６へ割込み要求信号７が出力されてからＣＰＵ１０よりＩＮＴＡＫ１９が出力されるまでのレスポンス期間に相当するクロック数が予め設定されている。 - 特許庁

To provide an optical recording method, and an optical recording device, capable of recording information in a short period of time by shortening test time before the information is recorded, and a one-chip CPU element and a computer program therefor.例文帳に追加

情報記録前のテスト時間を短縮して情報を短時間で記録できる光記録方法、光記録装置、ワンチップＣＰＵ素子、及びコンピュータプログラムを提供する。 - 特許庁

A single chip microcomputer 1 is provided with: a power control part 2, a power voltage detection part 3, an oscillation part 4, a CPU core part 5, a ROM 6, a RAM 7, a nonvolatile storage part 8 and a peripheral part 9.例文帳に追加

シングルチップマイクロコンピュータ１は、パワーコントロール部２と、電源電圧検出部３と、発振部４と、ＣＰＵコア部５と、ＲＯＭ６と、ＲＡＭ７と、不揮発性記憶部８と、ペリフェラル部９とを具備する。 - 特許庁

A second integrated circuit 20 chip has a CPU 21 and an FROM 22, and serves as a system microcomputer to control a system of a car audio.例文帳に追加

第２の集積回路チップ２０は、ＣＰＵ２１，ＦＲＯＭ２２を持っており、カーオーディオのシステムを制御するためのシステム・マイクロコンピュータである。 - 特許庁

On the circuit formation surface of a semiconductor chip 20, a CPU core 1, a DSP core 2, an analog circuit 3, an analog/digital conversion circuit 4, a memory (ROM/RAM) 5, and a logic circuit 6 are subjected to divisional formation.例文帳に追加

半導体チップ２０の回路形成面に、ＣＰＵコア１と、ＤＳＰコア２と、アナログ回路３と、アナログ・ディジタル変換回路４と、メモリ（ＲＯＭ／ＲＡＭ）５と、ロジック回路６とを分割形成する。 - 特許庁

To obtain a stable laser power following a sudden temperature change of a laser chip even when an inexpensive CPU which has a low throughput is used in a laser beam printer.例文帳に追加

レーザビームプリンタにおいて、処理能力が低く安価なＣＰＵを用いても、レーザチップの急激な温度変化に追従して、安定したレーザパワーを得る。 - 特許庁

To save unnecessary terminals for an end user more in an integrated circuit device in which a CPU, a pin for debugging and functions are mounted on a mass production chip.例文帳に追加

ＣＰＵ及びデバッグ用のピンと機能を量産チップ上に実装する集積回路装置において、エンドユーザーにとっては不要な端子をより節約すること。 - 特許庁

A control chip provided in one enclosure controls power supply to a set of a CPU enclosure and an IO enclosure in response to an instruction from the outside.例文帳に追加

一のエンクロージャ内に設けた制御チップが、外部からの指示に応じて、一組のＣＰＵエンクロージャ及びＩＯエンクロージャに対する電力供給を制御する。 - 特許庁

A port logic circuit 22 of the semiconductor chip CPa controls input/output functions of I/O cells 21a, 21b connected to external terminals 41a, 41b based upon commands of a CPU 23.例文帳に追加

半導体チップＣＰａのポートロジック回路２２は、ＣＰＵ２３の指令に基づいて、外部端子４１ａ，４１ｂに接続されたＩ／Ｏセル２１ａ，２１ｂの入出力機能を制御する。 - 特許庁

This microcomputer 1 is provided with a CPU 2, a debug module 3, an RAM 4, an ROM 5, a peripheral I/O 6, an external bus control part 7, an address bus 8 and a data bus 9, which are formed in the same IC chip.例文帳に追加

マイクロコンピュータ１は、同一のＩＣチップ内に形成された、ＣＰＵ２、デバッグモジュール３、ＲＡＭ４、ＲＯＭ５、周辺Ｉ／Ｏ６、外部バス制御部７、アドレスバス８、及びデータバス９を備えている。 - 特許庁

At first, a CPU 13 reads the authentication ID 162 from the security ROM 16 and the game program ID 122 from the game program ROM chip 12 to bring the IDs 162 and 122 into check.例文帳に追加

ＣＰＵ１３は最初にセキュリティＲＯＭ１６から認証ＩＤ１６２を読み出し、遊技プログラムＲＯＭチップ１２から遊技プログラムＩＤ１２２を読み出し、ＩＤ１６２及び１２２を照合する。 - 特許庁