「CPU chip」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A single chip microcomputer 1 is provided with: a power control part 2, a power voltage detection part 3, an oscillation part 4, a CPU core part 5, a ROM 6, a RAM 7, a nonvolatile storage part 8 and a peripheral part 9.例文帳に追加

シングルチップマイクロコンピュータ１は、パワーコントロール部２と、電源電圧検出部３と、発振部４と、ＣＰＵコア部５と、ＲＯＭ６と、ＲＡＭ７と、不揮発性記憶部８と、ペリフェラル部９とを具備する。 - 特許庁

To provide an emulator emulating a function by using an external terminal belonging to a CPU chip even in the case where a system is so configured that the external terminal is used as an analog voltage input function.例文帳に追加

ＣＰＵチップに属する外部端子をアナログ電圧入力機能として使用するようにシステムを構成した場合にも当該端子を使用して機能エミュレートすることが可能なエミュレータを提供する。 - 特許庁

When the one-chip microcomputer 15 operates alone, its CPU 21 switches a switching circuit 29 to the side of a JTAG interface 27 and places the motor control circuit 16 in operation through internal serial communication.例文帳に追加

ワンチップマイコン１５が単体で動作する場合、そのＣＰＵ２１は、切替回路２９をＪＴＡＧインターフェース２７側に切り替え、内部シリアル通信を経由してモータ制御回路１６を動作させる。 - 特許庁

An encryption device of the present invention includes a CPU and an arithmetic chip independent from a host computer, processes the information obtained from a biometric authentication sensor, and generates a key for encryption and decryption.例文帳に追加

本発明の暗号化装置はホストコンピュータとは独立したＣＰＵ及び演算チップを持ち生体認証センサーから得た情報を処理し暗号化および復号化のためのキーを生成する。 - 特許庁

Voltage corresponding to temperature of arranged position is detected by a thermistor 16, and which range the temperature is in is detected by comparators 17 and 19 and is supplied to a CPU 12 through a chip 23.例文帳に追加

サーミスタ１６によりその配置位置の温度に対応する電圧を検出し、該温度がどの範囲にあるかを比較器１７、１９で検出して、チップ２３を介してＣＰＵ１２に供給する。 - 特許庁

Every time when the application software is added or deleted, an RISC CPU chip 2a executes schedule software 26 and loads or unloads an incorporated transfer parameter to a programmable timer 21 as needed.例文帳に追加

ＲＩＳＣ ＣＰＵチップ２ａは、スケジュールソフトウェア２６をアプリケーションソフトウェアが追加か削除されるたびに実行し、内蔵されている転送パラメータをプログラマブルタイマー２１に必要に応じてロード又はアンロードする。 - 特許庁

A CPU 5 receives from the page table buffer 12 the return addresses and data which corresponds to a page of data by the page one after another and sets them in a buffer 2 in a LINK chip 2.例文帳に追加

ＣＰＵ５は、ページテーブルバッファ１２から、１ページ分のデータに対応する返送先アドレス及び返送データ長をページ単位で順次取得し、ＬＩＮＫチップ２の中のバッファ２ａに設定する。 - 特許庁

A CPU (central processing unit) 101 for performance control selects a CG (overglass) ROM (B) 83 or a CGROM (B') 84 for validifying the reading of the data by a chip select (1) signal in reference to the address information on each image.例文帳に追加

演出制御用ＣＰＵ１０１が各画像のアドレス情報を参照してチップセレクト（１）信号でデータの読み出しを有効とするＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４を選択する。 - 特許庁

A one-chip microcomputer 1 is provided with a decoder circuit 6 for controlling at least one partial region of an ROM 3 in which a program executed by a CPU 2 is stored to be selected by different memory addresses.例文帳に追加

ワンチップマイクロコンピュータ１には、ＣＰＵ２によって実行されるプログラムを格納するＲＯＭ３の少なくとも一部領域が異なるメモリアドレスで選択できるように制御できるデコーダ回路６がある。 - 特許庁

In addition, the high-speed access of a memory is possible according to the address conversion table without not only driving a heavy-load system bus or control line outside the semiconductor chip 11 but also imposing a processing load on the CPU.例文帳に追加

また、半導体チップ１１外部の負荷の重いシステムバスや制御線を駆動したり、ＣＰＵに処理を負担させることなく、アドレス変換テーブルに従って高速にメモリをアクセスできる。 - 特許庁

To provide a thin-type solid electrolytic capacitor that can be incorporated into a wiring board and can be arranged near a semiconductor chip, such as a CPU, mounted onto the wiring board, and to provide a method for manufacturing the solid electrolytic capacitor.例文帳に追加

配線基板に内蔵でき、配線基板に搭載されるＣＰＵ等の半導体チップの近くに配置することが可能な薄型の固体電解キャパシタとその製造方法を提供すること。 - 特許庁

The CPU 1 finds an electric power source current waveform, by a simulation operation based on a design data of the analysis-object semiconductor chip input from a data take-in part 3, estimates an internal impedance of the semiconductor chip 80, based on the power source current waveform, and analyzes electromagnetic noise emission including the substrate 7 mounted with the semiconductor chip 80, based on the internal impedance.例文帳に追加

このＣＰＵ１は、データ取込部３から入力された解析対象の半導体チップの設計データに基づく模擬動作によって電源電流波形を求め、この電源電流波形から半導体チップ８０の内部インピーダンスを推定し、この内部インピーダンスに基づいて半導体チップ８０が実装される基板７を含む電磁ノイズ放射の解析を行う。 - 特許庁

The printed circuit board, which has another storage device parallel connected with a flash ROM (FROM) 12 of a storage device by a data bus extended from a CPU 11, connecting a chip select signal line extended from the CPU 11 to respective storage devices to a connector 13 for data write as well is attached to a converting board attached to a ROM writer.例文帳に追加

ＣＰＵ１１から延びるデータバスによって記憶装置であるＦＲＯＭ１２と並列に接続された他の記憶装置を有し、該データバスとともに、該ＣＰＵから各記憶装置に延びるチップセレクト信号ラインもデータ書込用コネクタ１３に接続されたプリント基板を、ＲＯＭライタに取り付けられた変換ボードに取り付ける。 - 特許庁

The SD memory card interface controller 3 is an LSI made into one chip for performing operation control inside the SD memory card, a CPU 6 is provided inside this controller, only the CPU 1 can access an RTC 10 and accessed and read data are stored in the secret RAM area of the FLASH ROM.例文帳に追加

ＳＤメモリカードインタフェースコントローラ３はＳＤメモリカード内部の動作制御を行う１チップ化されたＬＳＩであり、このコントローラ内部には、ＣＰＵ６が設けられ、ＣＰＵ１のみが、ＲＴＣ１０へアクセスすることができ、アクセスして読み出されたデータは、ＦＬＡＳＨ ＲＯＭの秘匿ＲＡＭ領域に格納される。 - 特許庁

One chip is provided with: a CPU for interpreting data from a host device and execute the drawing process for developing the interpreted data; a built-in memory for storing the developed data from the CPU; and a transferring means for transferring the data stored in the built-in memory to the external memory for storing.例文帳に追加

ホスト装置からのデータを解釈し、その解釈されたデータを展開する描画処理を行うＣＰＵと、ＣＰＵの描画処理時に、該ＣＰＵからの展開データを蓄積する内部メモリと、内部メモリに蓄積されたデータを、外部メモリに保存するために転送する転送手段とを１つのチップ内に設ける。 - 特許庁

When the electric potential of the capacitor 35 is equal to or more than a threshold value, the CPU of the control part 21 reads out data stored in the memory by the IC chip 28, and records the data in a memory of the control part 21 and displays the data on a display 3.例文帳に追加

コンデンサ３５の電位がしきい値以上の場合、制御部２１のＣＰＵはＩＣチップ２８がメモリに記録するデータを読み出し、制御部２１のメモリに記録して当該データをディスプレイ３に表示する。 - 特許庁

An IC chip 46 of a toner box 45 and a CPU 47 of a digital copying machine 1 are connected across a connector 50 by a power source line 51, a GND line 52, a clock line 53, a data line 54 and a mounting line 55.例文帳に追加

トナーボックス４５のＩＣチップ４６とディジタル複写機１のＣＰＵ４７とをコネクタ５０を介して電源ライン５１、ＧＮＤライン５２、クロックライン５３、データライン５４及び装着ライン５５によって接続した。 - 特許庁

This IC tag 1 is provided with a first antenna 3 formed into a coil shape for transmitting an information signal P, an IC chip 4 having a CPU, and a photovoltaic power generator 5 converting light into electric power in receipt of the light.例文帳に追加

ＩＣタグ１は、コイル状に形成され情報信号Ｐを発信する第１アンテナ３と、ＣＰＵを備えたＩＣチップ４と、受光すると光を電力に変換させる光発電装置５とを備えている。 - 特許庁

A compound function module 7 provided with all interface parts of an on-chip bus 6, to which a CPU 9 and peripheral function modules 10 and 11 are connected, and two kinds of input/output ports 2 and 4, is packaged in an LSI 1.例文帳に追加

ＣＰＵ９、周辺機能モジュール１０、１１が接続されるオンチップバス６のインタフェース部と２種類の入出力ポート２、４とのインタフェース部の全てを備えた複合機能モジュール７をＬＳＩ１内に搭載する。 - 特許庁

When a memory switch S0 is turned on and also any of shot switches S1 to S4 is turned on, a one-chip CPU 36 in a shot box 12 stores the zoom position and the focus position at such a time corresponding to the shot switch which is turned on.例文帳に追加

ショットボックス１２の１チップＣＰＵ３６はメモスイッチＳ０がオンされると共に、ショットスイッチＳ１〜Ｓ４のいずれかがオンされると、そのショットスイッチに対応させてそのときのズーム位置とフォーカス位置とを記憶する。 - 特許庁

An antenna element 10 is mounted on one main surface of the laminated substrate 101, and circuit elements such as an IC 201 for down converter, a CPU chip 301, and a flash memory 302 are mounted on the other main surface thereof.例文帳に追加

積層基板１０１の一方主面にはアンテナ素子１０が実装され、他方主面にはダウンコンバータ用ＩＣ２０１、ＣＰＵチップ３０１およびフラッシュメモリ３０２等の実装回路素子が実装されている。 - 特許庁

A CPU 17 writes data corresponding to the locus to a drawing memory 33 and generates a picture corresponding to the locus to cause the plasma display panel 22 to draw a picture through a one-chip IC 18 and a PDP driver 21.例文帳に追加

ＣＰＵ１７は同軌跡に対応するデータを描画メモリ３３に書き込み、同軌跡に相当する画面を生成して１チップＩＣ１８とＰＤＰドライバ２１を介してプラズマディスプレイ２２に描画させる。 - 特許庁

Sealing is executed over a CPU chip 200 with a conductive sealing sticker 150, and a pair of conductive coils 104a and 104b are disposed on the back surface side of a substrate to which the respective end parts of the sealing sticker are stuck.例文帳に追加

導電性を有する封印シール１５０でＣＰＵチップ２００を跨ぐように封印し、封印シールの各端部が貼着される基板の裏面側に一対の導電コイル１０４ａ、１０４ｂを配置する。 - 特許庁

Heat receiving heads are fixed to a plurality of heat generating members such as a CPU and a display chip, an HDD, or a CD-ROM present in the personal computer, and each heat receiving head is connected through a tube filled with a coolant.例文帳に追加

パソコンにおいて、その中に存在するＣＰＵ及び表示チップ、ＨＤＤ、ＣＤ−ＲＯＭ等の複数の発熱部材に授熱ヘッドを固定し、各樹熱ヘッドを冷却液を満たしたチューブで接続する。 - 特許庁

A CPU chip 200 is sealed with a sealing sticker 150 with a built-in IC tag 151, and an RFID transmission/reception part 102 for wirelessly communicating with the IC tag as needed and an antenna pattern 101 are provided to a main control board 100.例文帳に追加

ＩＣタグ１５１を内蔵させた封印シール１５０でＣＰＵチップ２００を封印し、ＩＣタグと随時、無線通信するＲＦＩＤ送受信部１０２及びアンテナパターン１０１を主制御基板１００に設ける。 - 特許庁

Concretely, the sub-microcomputer 126 analyzes a link on signal outputted from a PHY chip 113 and a power control signal outputted from a power button 121 and a remote control light receiving part 122 and controls the on/off of a system power source 131 for supplying power to a CPU 101 and a LINK chip 112.例文帳に追加

具体的には、サブマイコン１２６は、ＰＨＹチップ１１３から出力されるリンクオン信号ならびに、電源ボタン１２１およびリモコン受光部１２２から出力される電源制御信号を解析して、ＣＰＵ１０１やＬＩＮＫチップ１１２に電力を供給するシステム電源１３１のオン／オフを制御する。 - 特許庁

The output of the AND circuit 4 is at a low level only in the duration of outputting a reading signal (RD) from a CPU 2 and sending a chip select signal (CS) from an address decoder 3 and at a high level (+V) in other durations.例文帳に追加

アンド回路４の出力側は、ＣＰＵ２が読み出し信号（ＲＤ）を出力し、かつアドレスデコーダ３がチップセレクト信号（ＣＳ）を送出している期間のみローレベルとなり、それ以外の期間はハイレベル（＋Ｖ）になっている。 - 特許庁

A CPU sets as a target value a maximum value of a power source voltage decline amount permitted in a semiconductor chip by reading circuit information, then, calculates an amount of power source voltage decline for timing verification based on the target value.例文帳に追加

ＣＰＵは、回路情報を読み込み半導体チップにおいて許容される電源電圧降下量の最大値を目標値として設定した後、該目標値に基づいてタイミング検証用の電源電圧降下量を算出する。 - 特許庁

To surely reduce the power consumption of an external storage element even when a chip selection signal is fixed on a signal level that the external storage element is activated in the stand-by mode of a central processing unit(CPU).例文帳に追加

中央処理装置のスタンバイモード時に外部記憶素子がアクティブ状態となるような信号レベルにチップセレクト信号が固定されても、この外部記憶素子による消費電力を確実に低減することができるようにすること。 - 特許庁

The CPU regards the decoding result of a trace information acquisition instruction as non-operation in actual chip mode and makes a trace control circuit 8A perform trace operation in evaluation mode according to the decoding result of the trace information acquisition instruction.例文帳に追加

ＣＰＵは、実チップモードにおいてトレース情報取得命令の解読結果をノン・オペレーションとし、評価モードにおいてトレース情報取得命令の解読結果に従ってトレース動作をデバッグ制御回路（８Ａ）に実行させる。 - 特許庁

To make reducible package components such as peripheral circuit chip and to make the cost-reducible by providing an FPGA itself with the function of CPU core and integrating a user circuit or the like in an integrated circuit as well.例文帳に追加

集積回路において、ＦＰＧＡそのものにＣＰＵコアの機能を持たせると共にユーザ回路等をも組み込むことにより、周辺回路チップ等の実装部品を少なくすることができ、低コスト化を図ることができるようにする。 - 特許庁

When the peeling of a sealing sticker 200 for sealing the CPU chip or the like is detected for instance, the plunger is withdrawn to cancel locking and the shutter member is moved to a position of closing the pin hole by energization of a spring 114a.例文帳に追加

例えばＣＰＵチップを封印する封印シール２００の剥離等が検知されたときにプランジャを退避させて係止を解除し、バネ１１４ａの付勢によってピン孔を閉塞させる位置にシャッタ部材を移動させる。 - 特許庁

In this single-chip microcomputer, a number of clocks equivalent to a response period after an interrupt request signal to an INTC section 16, until an INTAK 19 is outputted from a CPU 10 is set in advance to a timing control section 15.例文帳に追加

タイミングコントロール部１５には、ＩＮＴＣ１６へ割込み要求信号７が出力されてからＣＰＵ１０よりＩＮＴＡＫ１９が出力されるまでのレスポンス期間に相当するクロック数が予め設定されている。 - 特許庁

To efficiently capture FBM (a fail bit map) information for indicating physical position information of failure in a testing device and an testing method, especially in the failure analysis, for a RAM inside an LSI chip, such as a CPU and a DSP.例文帳に追加

ＣＰＵやＤＳＰ等のＬＳＩ内部におけるＲＡＭ用の試験装置及び試験方法に関し、特に障害解析において故障の物理位置情報を表すＦＢＭ情報（フェイルビットマップ）の取得を効率良く行うこと。 - 特許庁

When the IDs 162 and 122 coincide with each other, the CPU 13 changes over a switch 14 to access a boot ROM 17, and a game program 121 is read from the game program ROM chip 12 according to an actuation program 171.例文帳に追加

ＩＤ１６２及び１２２が符合するとき、ＣＰＵ１３は切替スイッチ１４を切り替えてブートＲＯＭ１７にアクセスし、起動プログラム１７１に従って遊技プログラムＲＯＭチップ１２から遊技プログラム１２１を読み出す。 - 特許庁

The memory protection device with a CPU 1 and an one chip memory 2 has a write signal generation circuit 3 that generates a write memory signal and an external device recognition circuit 4 that can recognize the connection of the external device to the circuit.例文帳に追加

ＣＰＵ１と１チップのメモリ２を備えた処理装置には、メモリのライト信号を生成するライト信号生成回路３と、外部装置の接続を認識することが可能な外部装置接続認識回路４が設けられる。 - 特許庁

The sub control portion 20 is one-chip CPU with built-in ROM 29 and RAM 28 for receiving commands from a main control portion 10 to control the transmission of commands required for the device control board connected to the sub-board 2.例文帳に追加

副制御部２０は、主制御部１０からのコマンドを受信して、サブ基板２に接続されている装置制御基板が必要とするコマンドの送信制御を行なうＲＯＭ２９およびＲＡＭ２８を内蔵する1チップＣＰＵである。 - 特許庁

A CPU 9 determines whether a clock to be used for execution is a clock to be supplied from the outside or a clock to be transmitted inside, and when determining that the pertinent clock is the clock to be supplied from the outside, the CPU 9 shifts an IC chip 4 to a power saving state since an ATR signal is output until the command is input from the outside.例文帳に追加

ＣＰＵ９は、実行にかかるクロックが、外部から供給されるクロックであるか、又は内部で発信されるクロックであるかを判断し、前記外部から供給されるクロックであると判断した場合には、ＣＰＵ９は、ＡＴＲ信号が出力された後に、外部からコマンドが入力されるまでＩＣチップ４を省電力状態に移行する。 - 特許庁

This microcomputer having the on-chip debug function includes a CPU 20 for outputting a break mode signal 114 indicating whether a state of the CPU is a break mode or not, the first debug module 30, the second debug module 40 with a clock supplied by a clock line different from that of the first debug module, and a clock supply control circuit 50.例文帳に追加

オンチップデバッグ機能を有するマイクロコンピュータであって、ＣＰＵの状態がブレークモードであるか否かを示すブレークモード信号１１４を出力するＣＰＵ２０と、第１のデバッグモジュール３０と、第１のデバッグモジュールとは異なるクロックラインでクロックが供給される第２のデバッグモジュール４０と、クロック供給制御回路５０と、を含む。 - 特許庁

Also, in the actual operation, the CPU core 40 controls the I/O control circuit 34 to a signal break state, thus electrically breaking an external terminal and an address/data bus 37, preventing the inside of the chip from being affected by external noise, and preventing the address and data of the flash memory and CPU core chips 20 and 30 from being leaked to the outside.例文帳に追加

また、実動作時には、ＣＰＵコア４０が入出力制御回路３４を信号遮断状態に制御するので、外部端子とアドレス／データバス３７を電気的に遮断されて、チップ内部は外部からのノイズの影響を受けることがなければ、フラッシュメモリチップ２０およびＣＰＵコアチップ３０のアドレスやデータが外部に漏れることもない。 - 特許庁

When an emulator 1 receives an instruction of system reset from a host CPU 9, it sends an operation mode setting signal 13 from a target substrate 12 to the CPU 9 and can set a chip 2 to be evaluated to the same state as being mounted by setting a target I/F initialization register 10 on the basis of the information of an operation mode setting signal 13.例文帳に追加

エミュレータ１は、ホストＣＰＵ９からのシステムリセットの指示を受けると、ターゲット基板１２からの動作モード設定信号１３をホストＣＰＵ９に送り、ホストＣＰＵ９が動作モード設定信号１３の情報に基づいてターゲットＩ／Ｆ初期化レジスタ１０を設定することで、被評価チップ２を実装時と同じ状態に設定できる。 - 特許庁

Moreover, the above operation results are connected with the network parameter of a neuron chip 4 annexed to each controller 1 and 2 of the AHU and VAV, with the program 20 set in the host CPU 16, and then, they are transmitted to each controller 1 and 2 of the AHU and VAV via a Lon Works circuit 3 so as to avoid the limitation on the address table of the neuron chip 4.例文帳に追加

また、上記の演算結果をホストＣＰＵ１６に設定したプログラム２０でＡＨＵ及びＶＡＶの各コントローラ１，２に付帯のニューロンチップ４のネットワーク変数に結び付けたうえ、ＬｏｎＷｏｒｋｓ回線３を介してＡＨＵ及びＶＡＶの各コントローラ１，２へ送信し、ニューロンチップ４のアドレステーブルの制限を回避する。 - 特許庁

When the peeling of a sealing sticker 200 for sealing the CPU chip or the like is detected for instance, by canceling a support state by the support plate, the contact terminal is withdrawn to a position at which connection is impossible together with the insulator energized by a coil spring 118.例文帳に追加

例えばＣＰＵチップを封印する封印シール２００の剥離等が検知されたときに支持プレートによる支持状態を解除することで、コイルバネ１１８に付勢されるインシュレータとともにコンタクト端子を接続不可能な位置へ退避させる。 - 特許庁

To provide a thin solid electrolytic capacitor that can be built in a wiring board, can be arranged adjacent to a semiconductor chip such as a CPU or the like to be mounted to the wiring board, and can improve manufacturing yield, and to provide a method for manufacturing the same.例文帳に追加

配線基板に内蔵でき、配線基板に搭載されるＣＰＵ等の半導体チップの近くに配置することが可能で、且つ製造歩留まりの向上が可能な薄型の固体電解キャパシタとその製造方法を提供すること。 - 特許庁

When a specified address outputted from a CPU 4 is correspondent to the interruption vector, the interruption vectors J_1 to J_n are fetched from the internal ROM 11 in the single chip mode and the interruption vectors L_1 to L_n are fetched in a test mode respectively.例文帳に追加

ＣＰＵ４から出力された指定アドレスが割り込みベクトルに対するものであった場合、シングルチップモードでは内部ＲＯＭ１１から割り込みベクトルＪ_1〜Ｊ_nが、テストモードでは内部ＲＡＭ１０から割り込みベクトルＬ_1〜Ｌ_nが、それぞれフェッチされる。 - 特許庁