Clock Inの部分一致の例文一覧と使い方
該当件数 : 8676件
To obtain a serial data receiving circuit in which suitable data are outputted even when there is jitter in data or a clock.例文帳に追加
データまたはクロックにジッタがある場合にも妥当なデータを出力をするシリアルデータ受信回路を得る。 - 特許庁
In addition, a strobe signal and/or a clock signal are generated in response to a detected start symbol.例文帳に追加
さらに、検出された開始シンボルに応答してストローブ信号及び/又はクロック信号が生成される。 - 特許庁
Thus a difference in delay between the data from the storage part and the clock signals for taking in the data can be suppressed.例文帳に追加
これにより、記憶部からのデータと、それを取り込むためのクロックのディレイの差を小さく押さえる。 - 特許庁
To determine in 1 clock cycle lengths of a plurality of variable length coded data values involved in a data stream.例文帳に追加
データストリーム内に含まれる複数の可変長符号化データ値の長さを1クロックサイクル内に決定する。 - 特許庁
The data interface apparatus for a flat panel display includes a transmission part stored in a timing controller for transmitting transmission data with an inserted clock inserted in the data and a clock enabling signal for designating the inserted clock, and a receiving part stored each in a plurality of data integrated circuits connected with the timing controller for sensing the inserted clock and the data separately from the transmission data in response to the clock enabling signal.例文帳に追加
タイミングコントローラに内蔵され、データ間に挿入クロックが挿入された伝送データと、挿入クロックを指示するクロックイネーブル信号とを伝送する送信部と、タイミングコントローラと接続された複数のデータ集積回路のそれぞれに内蔵され、クロックイネーブル信号に応答して伝送データから挿入クロックとデータを分離して検出する受信部とを備える平板表示装置のデータインターフェース装置とした。 - 特許庁
To shorten a synchronous pull-in time in response to a transmission path environment in a carrier reproduction and a sampling clock reproduction.例文帳に追加
搬送波再生及びサンプリングクロック再生において、伝送路環境に応じて同期引き込み時間を短縮する。 - 特許庁
A twenty-four-hours time schedule 9 divided into morning and afternoon in a clock diagram is displayed in a part of a diary note 8 used in combination with a diagram.例文帳に追加
図併用日記帳のノート8の一部に、時計図の午前と午後の24時間の時間割9を表示する。 - 特許庁
The device has a burst mode in which data of a plurality of bits is read out in serial in a fixed order synchronizing with both edges of a clock.例文帳に追加
複数ビットのデータをクロックの両エッジに同期して固定順序でシリアルに読み出すバーストモードを有する。 - 特許庁
In addition, the first enable signal ENZ1 held in the first enable signal generating circuit 15 is held in a second enable signal generating circuit 16 as a second enable signal ENZ2 in response to the internal clock signal CLSKZ to be output to the first clock signal input buffer 11 and a second clock signal input buffer 12.例文帳に追加
又、第1イネーブル信号生成回路15にて保持された第1イネーブル信号ENZ1は、第2イネーブル信号生成回路16にて内部クロック信号CLKSZ に応答して第2イネーブル信号ENZ2として保持され第1及び第2クロック信号入力バッファ11,12に出力される。 - 特許庁
When digital image signals being inputted are lost together with the operation clock, zero date are written in the memory by the clock of an internal oscillator for memory reading in place of the operation clock, thereby avoiding inconvenience in which a disturbed image or trash is shown in the display device.例文帳に追加
入力していたディジタル映像信号が動作クロックと共に消失したとき、その動作クロックに代えて、メモリ読出用に使用される内部発振器のクロックによってメモリへ零データの書き込みを行い、崩れた画像やゴミの画像が表示器に表示されるという不都合を回避する。 - 特許庁
The system clock supply device includes the in-use and standby system clock supply unit 200 having redundant constitution such that in-use and standby system clocks 6 phase-synchronized to a system clock 1 are output, and a back board 8 configured to distribute the in-use and standby system clocks to respective parts in the device.例文帳に追加
システムクロック1に位相同期した運用系および待機系システムクロック6を出力する冗長構成とされた運用系および待機系システムクロック供給部200と運用系および待機系システムクロックを装置内各部へ分配するためのバックボード8を有する。 - 特許庁
This clock signal generation method includes steps for: determining the number of clock pulses per a specified period removed from a reference clock signal to bring a target frequency in average; generating a masking pattern for removing the determined number of clock pulses per specified period; and removing one part of the clock pulse of the reference clock signal to generate the target frequency of clock signal, using the masking pattern.例文帳に追加
平均的に目標周波数となるように基準クロック信号からの除去する特定の周期当たりクロックパルスの個数を決定するステップと、決定された特定の周期当たりクロックパルスの個数を除去するためのマスキングパターンを生成させるステップと、マスキングパターンを利用して、基準クロック信号の一部クロックパルスを除去して目標周波数のクロック信号を生成させるステップと、を含むことを特徴とするクロック信号発生方法である。 - 特許庁
In this reception controller, a timer clock 5 always operates for driving an MMI(man-machine interface) part 3.例文帳に追加
時計クロック5は、MMI(マン−マシンインタフェース)部3を駆動するために常時動いている。 - 特許庁
The active command is not changed but executed in the same clock cycle as generation of the active command.例文帳に追加
アクティブコマンドは変更されず、アクティブコマンドの発生と同じクロックサイクルで実行される。 - 特許庁
To accurately correct a time in a clock adjusting system for AV-related equipment.例文帳に追加
AV関連機器の時計アジャスト装置において、正確に時刻補正ができるようにする。 - 特許庁
Thus, it becomes possible to perform time calibration of the radio controlled clock in the optimum time period.例文帳に追加
このため、電波時計の時刻の較正を最適な時間帯に行うことが可能となる。 - 特許庁
Then the signal is transmitted, in synchronization with a clock signal using the transmission path 10.例文帳に追加
そして、クロック信号に同期させながら、伝送経路10を用いて送信(伝送)する。 - 特許庁
To provide a clock for learning which can properly assist in leaning about time.例文帳に追加
時間に関する学習を適切に補助することができる学習用時計を提供する。 - 特許庁
To provide a wait control circuit improved in use convenience while accelerating a system clock.例文帳に追加
システムクロックの高速化を図りつつ、使い勝手のよいウエイト制御回路を提供する。 - 特許庁
To provide a digital camera that can remove difficulties in setting of initial values of clock data.例文帳に追加
時計データの初期値を設定する煩わしさが低減されるディジタルカメラを提供する。 - 特許庁
An image writing light source of the image forming apparatus is driven in synchronism with a pixel clock.例文帳に追加
画像形成装置の画像書込用光源は画素クロックに同期して駆動される。 - 特許庁
To reduce the time required for detecting generation of a pseudo lock in clock data recovery.例文帳に追加
クロックデータリカバリにおいて擬似ロック発生の検出に要する時間を短縮すること。 - 特許庁
To provide a real-time clock device or the like generating an interrupt signal accurately in terms of time.例文帳に追加
時間に正確に割り込み信号を発生させるリアルタイムクロック装置等を提供する。 - 特許庁
SELF-ADJUSTMENT CLOCK OF COMPUTER SYSTEM ADJUSTING IN RESPONSE TO THE CHANGE OF ENVIRONMENT例文帳に追加
環境の変化に応答して調整を行う、コンピュータ・システムにおける自己調整クロック - 特許庁
A clock gear is used as a setting gear in a time or date setting mechanism.例文帳に追加
時計歯車は時間または日付設定機構内の設定歯車として使用される。 - 特許庁
To adjust the duty ratio of a clock signal used in a solid imaging element to an appropriate value.例文帳に追加
固体撮像素子で利用されるクロック信号のデューティ比を適切な値に調整する。 - 特許庁
A receiving part 2a receives a signal in which the data signal is superimposed on the clock signal.例文帳に追加
受信部2aは、クロック信号にデータ信号が重畳された信号を受信する。 - 特許庁
To generate a clock signal variable in frequency over a wide range and with high resolution.例文帳に追加
広範囲、光分解能に周波数を可変することのできるクロック信号を生成する。 - 特許庁
METHOD AND APPARATUS FOR IMPLEMENTING SECURE CLOCK IN DEVICE HAVING NO INTERNAL POWER SOURCE例文帳に追加
内蔵電源が備えられていない機器におけるセキュアクロックの実現方法および装置 - 特許庁
In this alarm clock 2, an alarm sound is stopped by the operation result by an operator.例文帳に追加
操作者の操作結果によりアラーム音が停止させられる目覚まし時計2である。 - 特許庁
In accordance with the clock for reproduction, a buffer control section outputs audio data from the buffer.例文帳に追加
バッファ制御部は、再生用クロックに従って、音声データをバッファから出力する。 - 特許庁
To provide a clock switching device which does not output a short- period pulse in switching.例文帳に追加
切換時に短期間のパルスが出力されないようにしたクロック切換装置を提供する。 - 特許庁
To provide a receiving device for digital broadcasting allowing high- accuracy calibration of a built-in clock.例文帳に追加
内蔵された時計を高精度に較正するデジタル放送の受信装置を提供する。 - 特許庁
In a communication device, the clock frequency of a transceiver circuit is increased or decreased according to the transmission speed.例文帳に追加
通信機は、伝送速度に合わせて送受信回路のクロック周波数を増減する。 - 特許庁
To improve communication response in changing the frequency of a system clock signal.例文帳に追加
システムクロック信号の周波数を切り換えた場合の通信応答性を向上させること。 - 特許庁
To detect also failure which is caused by delay failure of a clock supply system in a scanning test.例文帳に追加
スキャンテストにおいてクロック供給系の遅延故障に起因する故障も検出する。 - 特許庁
The scanning direction is decided according to the polarity of the clock signal CLK in the blanking period.例文帳に追加
走査方向はブランキング期間のクロック信号CLKの極性によって決定される。 - 特許庁
Naruse said, “I want people to have a sense of life in the Edo Period through this clock.” 例文帳に追加
成瀬さんは「この時計を通じて,江戸時代の生活を感じ取ってほしい。」と話した。 - 浜島書店 Catch a Wave
At least pulse generators (26, 28, 29) are disposed in the midstream of the clock wiring.例文帳に追加
クロック配線の途中には、少なくともパルス生成回路(26,28,29)が配置される。 - 特許庁
To provide a clock frequency divider and a clock frequency dividing method in a delay locked loop in which a frequency of an inputted external clock is automatically divided into a low frequency band or a high frequency band and an optimal divided frequency waveform is selected in accordance with the band.例文帳に追加
入力される外部クロックの周波数が低周波帯域にあるか高周波帯域にあるかを自動的に区分できて、それに応じて最適の分周波形を選択できるディレイロックループにおけるクロック分周器及びクロック分周方法を提供する。 - 特許庁
To achieve clock synchronization resistant to network failures in a node device.例文帳に追加
ノード装置において、ネットワークの障害に対して強いクロック同期を取ることを目的とする。 - 特許庁
To reduce power consumption by reducing an operation voltage in a clock frequency divider circuit.例文帳に追加
クロック分周回路において動作電圧を低下させて消費電力を削減すること。 - 特許庁
To prevent stack of a counter circuit or delay of a lock operation, in a clock generating circuit.例文帳に追加
クロック生成回路において、カウンタ回路のスタックやロック動作の遅延を防止する。 - 特許庁
When the multiplex signal is received via the transmission line, a processing means generates a system clock to be used for a communication apparatus synchronously with the synchronizing clock in the multiplex signal and processes the audio data in the multiplex signal synchronously with the synchronizing clock in the multiplex signal.例文帳に追加
処理手段は、伝送線を介して多重信号を受信すると、多重信号内の同期クロックに同期し通信装置で使用されるシステムクロックを生成し、かつ、多重信号内の音声データを多重信号内の同期クロックに同期して処理する。 - 特許庁
Data DA including the synchronizing signal is captured into a shift register 10 in response with a clock CK.例文帳に追加
同期信号を含むデータDAをクロックCKに応答してシフトレジスタ10に取り込む。 - 特許庁
In this data transfer circuit 10 installed in each blade in the ATCA device, a clock signal CLK for synchronous data transfer is generated by a PLL part 12 on the basis of clock signals CLK1 or a CLK2 applied from common clock wiring 6a and 6b.例文帳に追加
ATCA装置内の各ブレードに設けられたデータ転送回路10において、共通のクロック配線6a,6bから与えられるクロック信号CLK1またはCLK2に基づいてPLL部12で同期データ転送用のクロック信号CLKを生成する。 - 特許庁
A first-in first-out buffer(FIFO) buffer 12 loads data corresponding to an input clock from a data packet.例文帳に追加
FIFOバッファ12は、データ・パケットからの入力クロックに応じてデータをロードする。 - 特許庁
To adjust timing of a clock signal so as to satisfy the timing condition of a clock signal versus a data signal in a diversion circuit in the case of inputting the clock signal and the data signal asynchronously generated to the diversion circuit for a macro or the like in a ready-made LSI.例文帳に追加
既製品のLSI内のマクロ等の流用回路に、非同期に生成されたクロック信号およびデータ信号を入力するときに、流用回路のクロック信号対データ信号のタイミング条件を満たすようにクロック信号のタイミングを調整する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright © 1995-2026 Hamajima Shoten, Publishers. All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
