「Clock In」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

To provide a clock signal waveform correcting apparatus for preventing changes in the duty ratio of a clock signal for circuit driving due to buffering or the like, and to provide a method for the same.例文帳に追加

回路駆動用クロック信号のデューティ比がバッファリング等により変化するのを防ぐ、クロック信号波形補正装置及びその方法を提供する。 - 特許庁

To provide a clock noise canceling circuit which cancels a harmonic component of a preset frequency in a clock signal of an image sensor module or the like.例文帳に追加

本発明はイメージセンサーモジュール等のクロック信号に含まれる既設定された周波数の高調波成分を除去するクロックノイズ除去回路に関する。 - 特許庁

The auxiliary sampling clock signal CK<1:8> can be adjusted step by step and it is smaller than one period of the sampling clock signal CK in each case.例文帳に追加

補助サンプリングクロック信号ＣＫ＜１：８＞は段階的に調節可能であり、それは各場合においてサンプリングクロック信号ＣＫの１周期よりも小さい。 - 特許庁

In the normal mode, data received by an inspection input terminal TI are latched synchronously with the clock of a clock terminal CK and are outputted from an output terminal Q.例文帳に追加

通常モードにおいて、検査入力端子ＴＩに受けたデータがクロック端子ＣＫのクロックに同期してラッチされて出力端子Ｑから出力される。 - 特許庁

At the time of recording having a right margin, transfer of image data is started earlier than the clock signal and ended earlier than the clock signal ((c) in fig 3).例文帳に追加

また右余白を有する記録を行う場合には、画像データをクロック信号より早く転送を開始し、早く転送を終了する〔図３の（ｃ）〕。 - 特許庁

The shift register 16 shifts the data thus set according to a clock of 7200 Hz from a shift register drive clock generating section 18 and outputs the shifted data in serial.例文帳に追加

シフトレジスタ１６は、セットされたデータをシフトレジスタ駆動クロック発生部１８からの７２００Ｈｚのクロックに従ってシフトし、シリアル出力する。 - 特許庁

In the clock forming circuit 10, a signal having a phase different from the reference clock 2 is outputted according to the first and the second control signals 4, 6.例文帳に追加

クロック生成回路１０において、第１および第２の制御信号４，６に応じて、基準クロック２と異なる位相の信号が出力される。 - 特許庁

A summing signal added with received signals of a plurality of wireless systems is sampled by using a sampling clock superimposed with a system clock in the plurality of wireless systems.例文帳に追加

複数の無線システムにおけるシステムクロックを重畳したサンプリングクロックによって、複数の無線システムの受信信号を加算した加算信号をサンプリングする。 - 特許庁

To eliminate the need of an inner high multiple PLL circuit by making an internally generated clock signal synchronizable with an outer clock in a sound processing system.例文帳に追加

音声処理システムの内部生成クロックを外部クロックに対して信号同期することを可能にし、内部の高逓倍ＰＬＬ回路を不要にする。 - 特許庁

To provide an electronic apparatus and clock signal supply control method in which the effect of noise caused by a clock signal is reduced with inexpensive and simple circuit configuration.例文帳に追加

クロック信号によるノイズの影響を、安価且つ簡単な回路構成で低減させた電子装置及びクロック信号供給制御方法の提供。 - 特許庁

When the clock skew is not equal to or lower than the target value, by disconnecting or connecting the output of a driver element in one part, the clock skew is controlled (S51).例文帳に追加

クロックスキューが目標値以下でない場合には、一部のドライバ素子の出力を切断または接続することにより、クロックスキューが調整される（Ｓ５１）。 - 特許庁

The overall control part 7 supplies clock time slower than clock time to be used in a receiving state to an ADC 3 and the tone detection part 4.例文帳に追加

さらに、全体制御部７は、ＡＤＣ３およびトーン検波部４に、受信状態のときに使用されるクロックよりも遅いクロックを供給する。 - 特許庁

To make it possible to perform long distance transmission of signals without decreasing a frequency of a parallel running clock, in signal transmission using the parallel running clock.例文帳に追加

併走クロックを使用する信号伝送において、併走クロックの周波数を落とすことなく、信号の長距離伝送を行うことを可能とする。 - 特許庁

A third image processing section 906 transfers the selected pixel data, in units of pixel, to the post-stage at clock CK2 higher than the first clock CK1.例文帳に追加

第３の画像処理部９０６は、この選択された画素データを、第１クロックＣＫ１よりも高速のクロックＣＫ２で画素単位で後段に転送する。 - 特許庁

To highly accurately correct the error (clock phase error) in the precision less than the operation clock cycle out of the errors of an FFT segmentation timing and a symbol boundary timing.例文帳に追加

ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの誤差のうち、動作クロック周期以下の精度の誤差（クロック位相誤差）を高精度に補正する。 - 特許庁

A counter circuit 14 counts a pulse PCLK from a ring oscillator 13 in one cycle of a reference clock SCLK from a reference clock generating circuit 11.例文帳に追加

カウンタ回路１４は、基準クロック発生回路１１からの基準クロックＳＣＬＫの１周期内において、リングオシレータ１３からのパルスＲＣＬＫをカウントする。 - 特許庁

An interruption generation part 4 notifies the CPU 1 of an interruption request when the change of frequency of the peripheral clock PCLK in the clock generation part 5 is completed.例文帳に追加

割り込み発生部４は、クロック生成部５での周辺クロックＰＣＬＫの周波数の変更が完了すると、ＣＰＵ１に割り込み要求を通知する。 - 特許庁

A clock pulse CK1 different in phase from a clock pulse CK2 for driving the output circuit 70 is input to the input side of the transfer gate circuit 50.例文帳に追加

出力回路７０を駆動するクロックパルスＣＫ２とは位相の異なるクロックパルスＣＫ１をトランスファーゲート回路５０の入力側に入力する。 - 特許庁

As for a supplying method for a clock signal to each of the flip-flops, a plurality of methods in which adjustment ranges of clock timing time are different are combined to be used.例文帳に追加

各フリップフロップへのクロック信号の供給方法としては、クロックタイミング時刻の調整範囲が異なる複数の方法を組み合わせて用いる。 - 特許庁

The counting unit may count the clock signal, holds the number of clocks counting the clock signal in response to the hold signal and output the held number of clocks.例文帳に追加

カウント部は、クロック信号をカウントし、ホールド信号に応答してクロック信号をカウントしたクロック数を維持した後に、維持したクロック数を出力する。 - 特許庁

To provide a clock distribution circuit capable of preventing a timing violation from occurring on a path including a clock gating signal even in a case where an operational condition is strict.例文帳に追加

動作条件が厳しい場合でも、クロックゲーティング信号を含む経路のタイミング違反の発生を防ぐことができるクロック供給回路を提供する。 - 特許庁

In order to enhance a clock and data repair (CDR) circuit, the data repair circuit can be combined with a clock repair circuit of the state-of-the-art.例文帳に追加

クロックおよびデータ修復（ＣＤＲ）回路を改善するために、データ修復回路を最新技術のクロック修復回路と組み合わせることができる。 - 特許庁

To achieve transfer of multi-channel data in a MOST (media-oriented system transport) network, while eliminating the need for a clock/command generating circuit that generates I2S-bit clock, or the like.例文帳に追加

Ｉ２Ｓビットクロックを生成するクロック／コマンド生成回路などを不要としながら、ＭＯＳＴネットワークでのマルチチャネルデータの転送を実現する。 - 特許庁

To provide a recording clock signal generating circuit for generating the suitable recording clock signal in an information recorder for recording the information on a recording medium.例文帳に追加

記録媒体に情報を記録する情報記録装置において好適な記録用クロック信号を発生する記録用クロック信号発生回路を提供する。 - 特許庁

If it is determined that any fault occurs in any one of the power supply parts, a CPU clock control part 137 reduces a clock frequency of a CPU 132.例文帳に追加

ＣＰＵクロック制御部１３７は、電源部の何れかに障害が発生していると判定された場合、ＣＰＵ１３２のクロック周波数を低下させる。 - 特許庁

This makes the AND circuit 73 be closed to stop a clock pulse DSP_CK, and makes a processor that is made to operate by the clock pulse DSP_CK be in a waiting state.例文帳に追加

これにより、アンド回路７３が閉状態となり、クロックパルスＤＳＰ＿ＣＫが停止され、クロックパルスＤＳＰ＿ＣＫによって動作するプロセッサがウエイト状態になる。 - 特許庁

A position information acquiring unit 15 acquires position information on a position where a digital camera 10 locates, and a clock unit 20 acquires clock information in the acquired position.例文帳に追加

デジタルカメラ１０が位置する位置情報を位置情報取得部１５で取得し、この取得された位置に於ける時間情報を時計部２０で取得する。 - 特許庁

The clock frequency divider circuit 2 divides the frequency of an LSI operational clock by an integer value N and outputs this signal to a modulation circuit and a delay circuit in the transmission circuit 1.例文帳に追加

クロック分周回路２はＬＳＩ作動用クロックを整数値Ｎで分周し、この信号を送信回路１の変調回路と遅延回路に出力する。 - 特許庁

To suppress a peak jitter generated near a zero-cross point of frequency deviation between an input clock and a system clock, in a synchronous transmission apparatus and a jitter suppression method.例文帳に追加

同期伝送装置及びジッタ抑圧方法に関し、入力クロックとシステムクロックの周波数偏差のゼロ交叉点付近で発生するピークジッタを抑圧する。 - 特許庁

To the variable delay circuit 2 in common, the delay amount is controlled by delay control signals N9 and a frequency division clock for feedback is generated from a delay clock.例文帳に追加

共通の可変遅延回路２に対し、遅延制御信号Ｎ９により遅延量を制御し、該遅延クロックからフィードバック用の分周クロックを生成する。 - 特許庁

To provide a clock generating circuit capable of controlling a frequency with a simple circuit, restricting the generation of a glitch, and generating several clock signals restricted in skew.例文帳に追加

簡易な回路で周波数を制御でき、グリッジが抑止され、スキューが抑止された複数のクロック信号を生成できるクロック生成回路を提供する。 - 特許庁

At the time of recording having a left margin, transfer of image data is started later than the clock signal and ended later than the clock signal ((b) in fig 3).例文帳に追加

左余白を有する記録を行う場合には、画像データをクロック信号よりも遅く転送を開始し、遅く転送を終了する〔図３の（ｂ）〕。 - 特許庁

The method also includes modulating re-sampled chrominance data in the input clock domain by color subcarrier signals driven by the input clock.例文帳に追加

方法はまた入力クロック領域のリサンプルされた色差データを入力クロックで駆動される色副搬送波信号により変調することも含む。 - 特許庁

The phase interpolator generates the recovery clock signal by advancing or delaying the phase of a reference clock signal in response to the phase control signal.例文帳に追加

位相補間器は位相制御信号に応答して基準クロック信号の位相を進めるか遅らせるようにすることで復元クロック信号を生成する。 - 特許庁

To reduce a clock skew, without generating redundant detour wiring, in layout generation for a clock distribution circuit that includes a re-convergence branch structure.例文帳に追加

再収斂分岐構造を含むクロック分配回路のレイアウト生成において、冗長な迂回配線を生じさせることなく、クロックスキューを低減可能にする。 - 特許庁

Next, in step S3, a partial circuit driven by a clock output terminal pair having each statistical clock skew distribution is extracted from an integrated circuit.例文帳に追加

続いて、工程Ｓ３において、各統計的クロックスキューを持つクロック出力端子対によって駆動される部分回路を集積回路から抽出する。 - 特許庁

Parallel data are divided to every group of the selected delay clock signals CLK1, CLK2 and CLK3, and the data are transferred in a group unit synchronously with each selected delay clock signal CLK1, CLK2 or CLK3.例文帳に追加

パラレルデータを選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３ごとのグループに分割し、各選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３に同期して、グループ単位でデータを転送する。 - 特許庁

The clock generating part 130 receives the period control signal and generates a refresh clock whose period is calibrated in accordance with the operation temperature of the semiconductor memory device.例文帳に追加

クロック発生部１３０は、周期制御信号を受信して半導体メモリ装置の動作温度に応じて周期が調節されるリフレッシュクロックを発生する。 - 特許庁

The read/write operation is performed at timing determined by an external clock signal only in an active state where the external clock signal is inputted.例文帳に追加

リード／ライト動作は、外部クロック信号が入力されるアクティブ状態時にのみ、該外部クロック信号により規定されるタイミングで行うように構成されている。 - 特許庁

Respective red, green and blue video data stored in a memory 31 are read according to the clock generated from the clock signal generating circuit 34.例文帳に追加

クロック信号発生回路３４により発生されるクロックに従い、メモリ３１に記憶されている赤、緑、および青の、それぞれの映像データが読み出される。 - 特許庁

A signal composition circuit 3 in an image processor generates a clock/start signal which is a new composite signal by superposing a start signal and a clock signal.例文帳に追加

画像処理装置側の信号合成回路３は、スタート信号とクロック信号とを畳重し、新しい合成信号であるクロック・スタート信号を生成する。 - 特許庁

As a result, the influence of clock jitter is decreased by synchronizing source clocks of clock signals used in the output control signal generation circuit with each other.例文帳に追加

これにより、出力制御信号発生回路で使われたクロック信号のソースクロックを同期させることによってクロックジッタの影響を減少させうる。 - 特許庁

A clock generator circuit 2 such as a ring oscillator and a frequency divider circuit 3 connected to the clock generation circuit 2 are formed in the transceiver IC 1a.例文帳に追加

トランシーバＩＣ１ａ内には、リングオシレータ等のクロック発生回路２と、クロック発生回路２に接続された分周回路３とが作り込まれている。 - 特許庁

To provide a clock recovery circuit which is simple in its circuit configuration, and reproduces a clock immediately after data is received even at a high transmission rate of data.例文帳に追加

回路構成が簡単で、かつデータの伝送速度が高くてもデータ受信後直ちにクロックを再生することのできるクロックリカバリ回路を提供する。 - 特許庁

The read amplifier is activated according to a read detection signal RDET and a readout clock signal CLKQ activated in synchronization with the clock signal.例文帳に追加

このリードアンプを、クロック信号に同期して活性化されるリードディテクト信号ＲＤＥＴおよび読出クロック信号ＣＬＫＱとに従って活性化する。 - 特許庁