「Clock In」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

A flip-flop 30 fetches an input signal A at a leading edge of a clock A in this duplicate system.例文帳に追加

フリップフロップ３０は、クロックＡの立ち上がりエッジで入力信号Ａを取り込む。 - 特許庁

To prevent a clock, data, and a start pulse which are supplied to a driver IC from deviating in timing.例文帳に追加

ドライバＩＣに供給されるクロック、データ及びスタートパルスのタイミングずれを防止する。 - 特許庁

The clock indicated a quarter before nine when he appeared in the great saloon. 例文帳に追加

フィリアス・フォッグが大ホールに現れたそのとき、時計の針は八時四十五分を指していた。 - JULES VERNE『80日間世界一周』

To provide a system clock generating circuit that causes no discontinuity to a frequency of a system clock even when signal interruption takes place in a reference synchronizing signal and a synchronizing signal of a video signal is selected.例文帳に追加

リファレンス同期信号の信号断が発生して映像信号側に切替えても、システムクロックの周波数に不連続を生じないようにする。 - 特許庁

Thus, the data backup storage outputs zero when the CK is zero or outputs a value DIN in a timing of a leading edge of the clock CK when the clock CK is logical 1.例文帳に追加

したがって、このデータ一時記憶装置は、ＣＫ＝０の時は０、ＣＫ＝１の時はＣＫの立ち上がりエッジのタイミングのＤＩＮの値を出力する。 - 特許庁

The method for phase-shifting bits in a digital signal pattern combines a bit-wise phase shift signal and an external clock signal, to generate a perturbed clock signal (402).例文帳に追加

ディジタル信号パターンにおけるビット移相方法は、ビット毎移相信号を外部クロック信号と結合して、摂動クロック信号を生成する（４０２）。 - 特許庁

To provide a clock switching circuit in which work efficiency can be prevented from being lowered by keeping the continuity of data even when a clock to be applied is changed.例文帳に追加

与えられるクロックが変化してもデータの連続性を保ち、作業効率の悪化を防ぐことが可能なクロック乗り換え回路を提供する。 - 特許庁

In response to this, the module A shifts to an SLEEP status where the supply of a clock may be stopped, and activates a clock stop permission signal RUN_A.例文帳に追加

これに応じてモジュールＡは、クロックの供給が停止しても構わないＳＬＥＥＰ状態へと遷移してから、クロック停止許可信号ＲＵＮ＿Ａをアクティブ化する。 - 特許庁

An error of the low-speed clock by the high-speed clock is executed by one of the plurality of communication devices 201 to 203 and stored in one error storage part 221.例文帳に追加

高速クロックによる低速クロックの誤差は、複数の通信デバイス２０１〜２０３の一個で実行されて一個の誤差保持部２２１で保持される。 - 特許庁

To propose a sure rotation detection method of the rotor of a stepping motor and realize a clock with high accuracy in time by applying the method to an electronic clock.例文帳に追加

ステッピングモータにおいて、確実なロータの回転検出方法を提案し、さらに本方法を電子時計に適応して時間精度の高い時計を実現する。 - 特許庁

To provide a method and device for reception clock generation for generating a reception clock in a shorter time with a simple and inexpensive constitution.例文帳に追加

簡単且つ安価な構成で、より短時間で受信クロックを生成することを可能にした受信クロック生成方法及び受信クロック生成装置を提供する。 - 特許庁

A clock for controlling disk rotation and a clock for recording are generated by using rise and/or fall of the wobble signal in accordance with the above quantity of phase shifting.例文帳に追加

この位相ずれ量に応じウォブル信号の立ち上がり及び／または立ち下がりを用いてディスク回転制御用クロック及び記録用クロックを生成する。 - 特許庁

A means is provided to change the dividing ratio of the PLL clock generator of a CPU 32 provided in a control unit 3 so as to switch the output frequency of the PLL clock generator.例文帳に追加

制御部３のＣＰＵ３２のＰＬＬクロック発生器の分周比を変えることによってその出力周波数を切替える手段を設けた。 - 特許庁

A frequency dividing means 23 divides the frequency of the double speed clock signal into 1/2 cycle to generate a clock signal to be used in the data processing means.例文帳に追加

分周手段２３では、前記倍速クロック信号を２分の１の周期に分周してデータ処理手段の内部で使用するクロック信号を生成する。 - 特許庁

An IC 31 including a microcomputer in electronic control equipment 21 is provided with a clock generating circuit 33 for generating a clock signal of a random cycle.例文帳に追加

電子制御機器２１内のマイクロコンピュータ等を含むＩＣ３１内には、ランダムな周期のクロック信号を発生するクロック発生回路３３が含まれる。 - 特許庁

To obtain a regenerative clock producing device capable of providing an accurate regenerative clock even when noise, variation or the like in frequency or reproduction speed occur.例文帳に追加

ノイズ、周波数変動または再生速度の変化等が生じた場合においても、正確な再生クロックを得ることができる再生クロック生成装置を得る。 - 特許庁

To provide a clock restoration circuit for a superconductive system in which a phase of a system clock can be instantaneously reset without mutual operations of pulses.例文帳に追加

パルスの相互作用が全くなく、システム・クロックの位相を瞬時的にリセットすることができる、超伝導システム用クロック復元回路を提供する。 - 特許庁

The HDMI output device 16 executes output operation of the HDMI signal, in accordance with a third clock signal supplied from the second clock generator 20.例文帳に追加

ＨＤＭＩ出力器１６が、第２のクロック生成器２０から供給される第３のクロック信号に従ってＨＤＭＩ信号の出力動作を行う。 - 特許庁

To provide a clock and data recovery circuit which follows a frequency and a phase variation of serial data and has an excellent jitter strength characteristic in a clock and data recovery circuit.例文帳に追加

クロックアンドデータリカバリ回路において、シリアルデータの周波数および位相変動に追従し、良好なジッタ耐力特性となるクロックアンドデータリカバリ回路の提供。 - 特許庁

In each plurality of communication devices 201 to 203, the start timing of wireless communication is detected by the counting of a low-speed clock to execute wireless communication by a high-speed clock.例文帳に追加

複数の通信デバイス２０１〜２０３ごとに、低速クロックのカウントで無線通信の開始タイミングが検出され、高速クロックで無線通信が実行される。 - 特許庁

A CPU 102 is connected with a processing section 104 through a bus and controls the processing section 104 in synchronism with a clock signal inputted from a clock generating section 101.例文帳に追加

ＣＰＵ１０２は、処理部１０４にバス接続され、クロック発生部１０１から入力されたクロック信号に同期して処理部１０４などを制御する。 - 特許庁

Since full brake control for continuing to apply strong braking has been eliminated, the rapid change in the movement of clock hand is eliminated, thus reducing the fluctuation of the clock hands.例文帳に追加

強いブレーキをかけ続けるフルブレーキ制御を無くすことができため、針の運針の急激な変化も無くなり、針のふらつきを低減することができる。 - 特許庁

A frequency division ratio is switched according to data DB1 held in a register 43, etc., to generate a clock CK1 for data transfer and a clock for data decoding.例文帳に追加

本発明は、レジスタ４３等に保持されたデータＤＢ１により分周比を切り換えてデータ転送用クロックＣＫ１、データ復号用クロックを生成する。 - 特許庁

A selection circuit 3 outputs the clock CK2 to be outputted from the clock for initialization generation circuit 4 to each part of the circuit in the case of the power-on.例文帳に追加

選択回路３は、電源投入時において初期化用クロック発生回路４から出力されるクロックＣＫ２を回路各部へ出力する。 - 特許庁

To accelerate the speed of a D-FF circuit to operate on the basis of clock signal generated in a clock generating circuit.例文帳に追加

本発明の課題は、クロック発生回路において発生されたクロック信号に基づいて動作するＤ−ＦＦ回路の動作速度を高速化することである。 - 特許庁

To provide a clock generation circuit capable of recovering from a state where clock generation is stopped more certainly even at power-on or in a normal operation.例文帳に追加

電源投入時や通常動作時でも、より確実にクロックの生成が停止した状態から回復することが可能となるクロック発生回路を提供する。 - 特許庁

A clock to be provided to a second stage is generated in a first stage using the system clock and information representing a data length transferred to the data.例文帳に追加

システムクロックとデータにシグナリングされているデータの長さに対応する情報とから、１段目において、２段目に供給するクロックが生成される。 - 特許庁

The switches 28, 29 are brought into an off state when the external clock signal is input into clock terminals 1, 2, and in an on state when the oscillator 30 oscillates.例文帳に追加

スイッチ２８，２９は、外部クロック信号がクロック端子１，２に入力される時にはオフ状態になり、発振部３０が発振する時にはオン状態になる。 - 特許庁

To easily realize change of time of an external clock in accordance with the change of time of an internal clock of a computer body with less load.例文帳に追加

本発明は、計算機本体の内部時計の時刻変更に伴う外部時計の時刻変更を少ない負荷で容易に実現することができる。 - 特許庁

The adaptive cable equalizer includes a control circuit which controls response characteristics of the control loop in accordance with a frequency of a clock signal inputted from the clock signal input part.例文帳に追加

さらに、クロック信号入力部より入力されるクロック信号の周波数に応じて制御ループの応答特性を制御する制御回路５を備える。 - 特許庁

To provide a game machine capable of effectively preventing noise from being mixed in clock signals when the generated clock signals are transmitted to other elements.例文帳に追加

発生させたクロック信号を他の素子に送信する際に、当該クロック信号にノイズが入る事態を効果的に防止することが可能な遊技機を提供する。 - 特許庁

To control a clock frequency, to reduce electric power consumption in a data processing part within a range of the clock frequency satisfying required data processing capability.例文帳に追加

所要のデータ処理能力を満足するクロック周波数の範囲でデータ処理部による電力消費量が小さくなるようクロック周波数を制御する。 - 特許庁

In response to the count result, a read number is set, and the buffer circuit 11 reads data according to a read clock and a read clock number is counted.例文帳に追加

そのカウント結果に応じて、読み出し個数を設定し、次に、読み出しクロックによってバッファ回路１１からデータが読み出され、読み出しクロック数がカウントされる。 - 特許庁

(CLK30), (CLK20), and (CLK60) are generated from each decoder circuit 3, 4, and 5, and they are separated to necessary clock systems and controlled by (CTRL) in a clock control circuit 6.例文帳に追加

各デコーダ回路３，４，５により（ＣＬＫ３０），（ＣＬＫ２０），（ＣＬＫ６０）を生成、クロック制御回路６内で必要なクロック系統に分割され、（ＣＴＲＬ）により制御される。 - 特許庁

The frequency divider 4 applies frequency division to a received original oscillation clock Cko at a prescribed frequency division ratio set in its inside and outputs a timing signal CKB and a system clock CKs.例文帳に追加

分周器4は、入力される原振クロックCKoを内部で設定されている所定の分周比で分周し、タイミング信号CKB及びシステムクロックCKsを出力する。 - 特許庁

In the ASIC2, the reception clock signal and the transmission clock signal which are originally common are separated so that it is possible to easily set an arbitrary transmission timing.例文帳に追加

ASIC２では本来共通である受信クロック信号と送信クロック信号とを別々にすることにより、任意の送信タイミングを容易に設定できるようにする。 - 特許庁

Therefore, an arbitrary frequency division ratio (N/M) can be obtained by varying the values N and M and fluctuations in frequency-divided clock interval is reduced to less than one reference clock.例文帳に追加

従って、Ｎ、Ｍの値を変えることにより任意の分周比（Ｎ／Ｍ）を得ることができ、分周クロック間隔のゆらぎも１基準クロック未満にできる。 - 特許庁

To provide a system architecture and a method for synchronizing the slave clock of one or more resources with the master clock of a controller in a document processing system.例文帳に追加

文書処理システムにおいて、１つ以上のリソースのスレーブクロックをコントローラのマスタクロックと同期させるシステムアーキテクチャおよび同期方法を提供する。 - 特許庁

Thereby, the synchronous clock carrying out phase synchronization with the reference phase on the disk and carrying out frequency synchronization with the wobble signal is generated in the clock signal generating circuit.例文帳に追加

これによりクロック生成回路において、ディスク上の基準位相に位相同期し、かつウォブル信号に周波数同期した同期クロックを生成する。 - 特許庁

To enable an inner circuit to be easily laid out decreasing clock skew without increasing it in area and a clock drive circuit to be efficiently arranged.例文帳に追加

面積増加を伴うことなく内部回路のレイアウトの容易化を図りかつクロックスキューを低減するとともに、効率的にクロックドライブ回路を配置する。 - 特許庁

Then this processor transmits even the acknowledge signal in a source clock synchronous system and accordingly a source clock exclusive for the acknowledge signal is added to a bus signal line.例文帳に追加

アクノリッジ系信号の伝達もソースクロック同期方式で転送するため、バスの信号線にアクノリッジ系信号専用ソースクロック信号を設ける。 - 特許庁

To provide a clock data recovery circuit which is easy to analyze a logical system, and regenerates a clock signal which is small in jitters and is stable.例文帳に追加

論理的なシステムの解析が容易であり、かつジッタの少ない安定したクロック信号を再生することができるクロック・データ・リカバリ回路を提供する。 - 特許庁

The external clock period data 106 is obtained by measuring the repeat cycle of the external clock signal 105 in the high-order external device 6.例文帳に追加

外部クロック周期データ１０６は、上位外部機器６において外部クロック信号１０５の繰り返し周期を高い精度で測定することにより得られる。 - 特許庁

In a transmission side chip 30, a counter 34 outputs a count value obtained by up-counting the eight-multiplied clock CK8 of a clock CLK to a digital comparator 35.例文帳に追加

送信側チップ３０において、カウンタ３４は、クロックＣＬＫの８逓倍クロックＣＫ８をアップカウントして得たカウント値をデジタルコンパレータ３５へ出力する。 - 特許庁

On this occasion, receiver bias for every carrier wave signal and that for every code, hitherto included in the clock error, are separated from the clock error and added to the regression equation.例文帳に追加

この際、従来時計誤差に含まれていた搬送波信号毎、コード毎の受信機バイアスを時計誤差から分離して線形回帰方程式に加える。 - 特許庁