「Clock In」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

A selector 4 selects the clock signal CLK2 except for the clock signal (CLK1, for example) having an edge in the transition period that the transition period signal Mask shows.例文帳に追加

セレクタ４は、前記遷移期間信号Ｍａｓｋが示す遷移期間内にエッジを持つクロック信号（例えばＣＬＫ１）以外のクロック信号ＣＬＫ２を選択する。 - 特許庁

The burst chop AL counter 123 counts the burst chop command in synchronization with both the read clock ICLK-R and the write clock ICLK-W.例文帳に追加

バーストチョップ用ＡＬカウンタ１２３は、リードクロックＩＣＬＫ−Ｒ及びライトクロックＩＣＬＫ−Ｗの両方に同期してバーストチョップコマンドをカウントする。 - 特許庁

In response to these signals, the system clock generator 27 generates a system clock signal synchronizing with the operation of at least the reverse transport processing apparatus 18.例文帳に追加

クロック発生器２７はこれらの信号に応答し、少なくとも逆トランスポート処理装置１８の動作に同期するシステム・クロック信号を発生する。 - 特許庁

The clock reproducing unit 20 calculates an inclination between (n) pieces of cumulative values, extracts a Nyquist point from the inclination, and generates a symbol clock in timing of the Nyquist point.例文帳に追加

クロック再生部２０は、ｎ個の累算値間の傾きを求め、その傾きからナイキスト点を抽出し、ナイキスト点のタイミングでシンボルクロックを発生する。 - 特許庁

To obtain an image processor in which a data string having a resolution of high clock rate can be attained while performing desired image processing at a low clock rate.例文帳に追加

画像処理装置において、低速クロックで所望の画像処理を施しつつ、高速クロックの分解能のデータ列を得ることができるようにする。 - 特許庁

To simplify clock signal wiring in the shortest distance, and to stably and surely operate even a clock signal with high frequencies, and to reduce manufacturing costs.例文帳に追加

クロック信号配線最短等長配線を容易し、高周波数のクロック信号であっても安定して確実に動作し、かつ製造コストを下げる。 - 特許庁

A Teye determining part 21 measures an eye opening in an eye waveform temporal direction, based on the two signals and a sampling clock from a sampling clock control unit 22.例文帳に追加

Ｔeye判定部２１は、上記２つの信号とサンプリングクロック制御部２２からサンプリングクロックとによってアイ波形の時間方向のアイ開口を計測する。 - 特許庁

To provide a semiconductor integrated circuit in which power consumption of a clock buffer can be reduced without causing malfunction due to clock skew.例文帳に追加

クロックスキューによる誤動作を生じさせることなく、またクロックバッファの消費電力を低減させることのできる半導体集積回路を提供する。 - 特許庁

Although each pulse is substantially less than l/2 the cycle of a clock wave, the pulse has sufficiently long and finite duration in order to corresponding to a clock skew.例文帳に追加

パルスの各々は、実質的にクロック波のサイクルの１／２未満であるが、クロックスキューに対応するためには十分に長い、有限の持続時間を有する。 - 特許庁

To reduce jitters generated in an output clock as much as possible when a PLL circuit formed on a semiconductor chip is used as a clock multiplication circuit.例文帳に追加

半導体チップ上に形成されたＰＬＬ回路をクロック逓倍回路として用いた際に、出力クロックに発生するジッタを可及的に低減させる。 - 特許庁

In the integrated circuit, the reference clock is inputted, and the AC electric characteristics of an output signal are determined based on the clock.例文帳に追加

本発明の集積回路は、基準クロックが入力され、そのクロックが元になり出力信号の交流電気特性が決定される集積回路である。 - 特許庁

This circuit for generating a clock signal includes two output ends to provide first and second clock signals in response to first and second input signals, respectively.例文帳に追加

クロック信号発生回路は、それぞれ第１及び第２入力信号により第１及び第２クロック信号を提供する二つの出力端を備える。 - 特許庁

Laser irradiating position is corrected in the main scanning direction by varying a high frequency clock integer times of a basic clock at a specified position during writing of an image.例文帳に追加

基本クロックの整数倍の高周波クロックを、画像描画中の所定箇所で変化させることにより、主走査方向のレーザー照射位置を補正する。 - 特許庁

A clock enable generation circuit generates a clock enable signal whose rate of a term of validity is different in accordance with the speed grade signal arbitrated by the arbitration circuit.例文帳に追加

クロックイネーブル生成回路は、調停回路により調停されたスピードグレード信号に応じて、有効期間の比率が異なるクロックイネーブル信号を生成する。 - 特許庁

To provide a circuit design method capable of optimizing a clock control circuit for performing logic extraction of a clock control circuit of a semiconductor integrated circuit in a short time.例文帳に追加

半導体集積回路のクロック制御回路の論理抽出を短時間に行い、クロック制御回路を最適化できる回路設計方法を提供する。 - 特許庁

The latch or the flip-flop circuit responses to one of the plurality of delayed reference clock signals to independently control the delay in the rise edge of the clock signal.例文帳に追加

ラッチまたはフリップフロップは、複数の遅延された基準クロック信号の１つに応答してクロック信号の立ち上がりエッジの遅延を独立して制御する。 - 特許庁

The A/D converter generates an internal clock having a sampling frequency of eight times symbol rate by control of a clock control unit in the synchronization capturing mode.例文帳に追加

Ａ／Ｄ変換器は、同期捕捉モードにおいて、クロック制御部の制御によりシンボルレートの８倍のサンプリング周波数の内部クロックを生成する。 - 特許庁

To provide the constitution of a semiconductor integrated circuit device in which a clock signal can be distributed by suppressing clock skewness with low power consumption.例文帳に追加

低消費電力かつクロックスキューを抑制してクロック信号を分配することが可能な半導体集積回路装置の構成を提供することである。 - 特許庁

The drive clock signals immediately before inputted into the storage part 102 after outputted from the control part are pulled to use as the clock signals 114 for taking in the data.例文帳に追加

制御部から出力され記憶部１０２に入力される直前の駆動クロックを引き戻し、データを取り込むクロック信号１１４として用いる。 - 特許庁

Shaku-dokei is a clock whose weight attached to the upper part of the reed-shaped box moves machines in the box, and whose clock hands attached to the weight show scale. 例文帳に追加

尺時計とは、短冊形をした箱の上部に取り付けられたおもりが箱の中の機械を動かし、おもりに付いた針が箱の目盛を指す。 - Wikipedia日英京都関連文書対訳コーパス

To provide a signal generator in which a configuration for putting an operation into practice when a reference clock signal is stopped independent of frequencies of the reference clock signal.例文帳に追加

基準クロック信号が途絶えた場合の動作を実現する構成が、その基準クロック信号の周波数に依存しない信号発生装置を提供する。 - 特許庁

The frequency divider 18 creates a clock CLKn for counter of frequency in response to rotation period, and a counter 17 counts the clock CLKn for counter.例文帳に追加

分周器１８は、回転周期に応じた周波数のカウント用クロックＣＬＫｎを生成し、カウンタ１７は、このカウント用クロックＣＬＫｎをカウントする。 - 特許庁

To make a read value exact when the change point of a clock is coincident with a read point in the case of reading out the value of a counter asynchronously with the clock.例文帳に追加

カウンタの値をクロックと非同期で読み出す場合に、クロックの変化点と読み出し点とが一致したときの読み出し値の不正確さをなくす。 - 特許庁

By using timing which is obtained by counting the clock bits produced by playing back the clock track as a timing reference, the servo sectors are recorded in such a manner that they are located at the determined interval.例文帳に追加

クロックトラックを再生して得られるクロックビットをカウントしてタイミングの基準とし、決定した所定の間隔となるようにサーボセクタの記録をおこなう。 - 特許庁

A data generating circuit 10 generates transmission data composed of an optical pulse with a duty ratio of 50% in accordance with the output clock of a clock-generating circuit 12.例文帳に追加

データ発生回路１０は、クロック発生回路１２の出力クロックに従いデューティ比５０％の光パルスからなる送信データを発生する。 - 特許庁

Thus, the internal clock generating circuits in the respective LSI 2, 3, and 4 respectively generate high speed bus clock signals CLK 1, 2, and 3 by multiplying the signals of crystal oscillators 8, 9, and 10 synchronously with the clock synchronizing signals SYNC_-PULSE, and transmit them to a common synchronizing bus 1.例文帳に追加

これにより、各ＬＳＩ2,3,4の内部クロック生成回路11,12,13は、クロック同期信号SYNC_PULSEに同期して、各水晶発振子8,9,10の信号を逓倍した高速のバスクロック信号CLK1,2,3を生成して共通の同期バス１へ送信する。 - 特許庁

To solve the problem that a clock distributor circuit using a DLL needs to take a DLL lock time every time the operating clock frequency is switched in a system using a plurality of operation clock signals, and this deteriorates the system performance.例文帳に追加

ＤＬＬを用いたクロック分配回路の場合、動作クロック周波数が一種類でないシステムにおいては、動作クロック周波数切り替えごとにＤＬＬロック時間が必要であり、システムのパフォーマンスが低下する。 - 特許庁

An analog reception signal S_A is digitized by an A/D converter 12, written in a TBC 14 with a clock ψ_A thereof, and read out with the reference clock ψ_D to obtain a digitized analog image signal S_AD' of the reference clock ψ_D.例文帳に追加

アナログ受信信号Ｓ_AはＡ/Ｄコンバータ１２でデジタル化され、そのクロックφ_AでＴＢＣ１４に書き込まれて基準クロックφ_Dで読み出され、基準クロックφ_Dのデジタル化アナログ画像信号Ｓ_AD’が得られる。 - 特許庁

A start up completion monitoring part 38 on the clock slave side, in response to detecting that a reception buffer clock control part 37 has cleared a reception buffer, transmits a packet showing that it is detected that the reception buffer has been cleared on the clock slave side, from a packet assembling part 26.例文帳に追加

クロックスレーブ側のスタートアップ完了監視部３８は、受信バッファ・クロック制御部３７が受信バッファをクリアした事を検出して、その旨を示すパケットをパケット組立部２６から送出させる。 - 特許庁

To provide an electronic device with a built-in real-time clock that supplies power from a back up capacitor to the real-time clock even when the power supply is shielded by power failure or the like, and prevents clock information from being lost.例文帳に追加

停電等で電源が遮断されてしまった場合でも、バックアップキャパシタよりリアルタイムクロックに電源を供給し、時計情報が失われないようにしたリアルタイムクロックを内蔵した電子デバイスを提供する。 - 特許庁

A switch control section 13 brings a power feed switch 17 into an electrical connection state by 1 clock out of 8 clocks of a clock control signal ϕ, that is, the 1/8 the period by a clock control signal ϕ1 in an operation phase.例文帳に追加

スイッチ制御部１３は、動作フェーズにおいて、クロック制御信号φ１をクロック制御信号φの８クロックのうち１クロック、つまり１／８の時間だけ電力供給スイッチ１７を電気的接続状態にする。 - 特許庁

In the case of restarting the reference clock with the frequency changed, one of the reference clock and the output of the voltage-controlled oscillator is masked for a prescribed fixed period according to the changed frequency of the reference clock.例文帳に追加

一方、基準クロックの周波数を変更して再開させる場合には、基準クロックの変更後の周波数に応じて、基準クロックまたは電圧制御発振器の出力の一方を所定の一定時間マスクする。 - 特許庁

The synchronous outputting part 40 of the slave block 2 holds an interrupt factor signal INT from a function processing part 20 in synchronization with a bus clock BCK and outputs the interrupt factor signal, as a clock permission signal CKE, to a clock control part 30.例文帳に追加

スレーブブロック２の同期出力部４０は、機能処理部２０からの割込要因信号ＩＮＴをバスクロックＢＣＫに同期して保持し、クロック許可信号ＣＫＥとしてクロック制御部３０に出力する。 - 特許庁

The user is informed of correction of the clock count part 6 by outputting the data of time by the clock count part 6 and the time information for correction which are inputted in the clock correction processing part 7 to the monitor output unit 20.例文帳に追加

時計補正処理部７に入力された時計カウント部６による時間のデータと補正用の時間情報とをモニタ出力ユニット２０に出力することにより、時計カウント部６の補正をユーザに報知する。 - 特許庁

To realize an information processor capable of changing a clock frequency division ratio waiting for timing when a glitch does not occur, in a clock frequency dividing circuit, and changing a clock without interrupting access to a memory.例文帳に追加

クロック分周回路においてグリッジが発生しないタイミングを待ってクロック分周比を切り替えることができ、かつ、メモリへのアクセスを中断することなくクロックを切り替えることができる情報処理装置を実現する。 - 特許庁

A wiring path R0 connecting an output terminal t0 for the clock buffer CB1 and the mesh-structure clock wiring 7 is composed only of wiring layers of a lowermost wiring layer (L4) or less in the mesh-structure clock wiring 7.例文帳に追加

クロックバッファＣＢ１の出力端子ｔ０とメッシュ構造クロック配線７をつなぐ配線経路Ｒ０が、メッシュ構造クロック配線７における最下位配線層（Ｌ４）以下の配線層のみで構成されている。 - 特許庁

This method for calculating jitter by a clock tree in one embodiment divides the clock tree into a plurality of stages and calculates jitters of one or more stages according to a model of at least a part of a circuit related to the clock tree.例文帳に追加

一実施例でのクロックツリーにてジッタを計算する方法は、クロックツリーを複数のステージに分割し、クロックツリーに関連する回路の少なくとも一部分のモデルに従って、１以上のステージのジッタを算出する。 - 特許庁

An inversion circuit 120 outputs the supplied first intermediate clock CLK_M1 as it is or inverts the signal level to output a second intermediate clock CLK_M2, in response to a clock inversion signal INVERT.例文帳に追加

反転回路１２０は、クロック反転信号ＩＮＶＥＲＴに応答して、供給された第１の中間クロックＣＬＫ＿Ｍ１を、そのまま、又は、信号レベルを反転させて第２の中間クロックＣＬＫ＿Ｍ２として出力する。 - 特許庁

To provide a clock control circuit which is capable of preventing malfunction of a circuit operated by a clock signal even if noise which a noise filter cannot completely remove has occurred in this clock signal.例文帳に追加

ノイズフィルタでは完全には除去することができないようなノイズがクロック信号に発生した場合でも、このクロック信号で動作する回路の誤動作を防止することができるクロック制御回路を提供すること。 - 特許庁

To simplify and reduce the configuration of a clock network, and to suppress a local voltage drop phenomenon, and to simplify the design of the clock network even when the number of the register cells increases in the clock network circuit of an LSI.例文帳に追加

ＬＳＩ のクロックネットワーク回路において、レジスタセル数が多くなっても、クロックネットワークの構成を簡易化し、且つ、小規模化し、局所的な電圧降下現象を抑制し、クロックネットワークの設計を容易化する。 - 特許庁

To provide a clock supplying circuit capable of latching data in the timing of a design value even when 'dulling' processing of the waveform of a clock signal is performed by inserting a damping resistor into a clock line for facilitating countermeasures to noise.例文帳に追加

ノイズ対策等でクロックラインにダンピング抵抗を挿入してクロック信号の波形を「なまらせる」処置を行なっても設計値のタイミングでデータのラッチが行なえるようにするクロック供給回路を提供する。 - 特許庁

To provide an interface device for taking interface of data to plural different clock areas when clock signals in different areas are simultaneously phase locked and each of the clock signals has a different frequency.例文帳に追加

異なる領域内のクロック信号がまとめて位相ロックされ、それぞれのクロック信号が異なる周波数を有する場合に、複数の異なるクロック領域へのデータのインタフェースを取るためのインタフェース装置を提供する。 - 特許庁

The clock is supplied from an LSI tester outside an LSI via a clock terminal CLK and the cycle of the clock can be changed over in synchronization with the change of a scan enabling signal SCANEN on the LSI tester side.例文帳に追加

ここで、クロックはクロック端子ＣＬＫを介してＬＳＩの外部のＬＳＩテスターから供給されるが、クロックの周期はＬＳＩテスター側で、スキャンイネーブル信号ＳＣＡＮＥＮの変化に同期して切り換えればよい。 - 特許庁

The recorder has a means for generating a clock having a period identical to that of an encoder signal, a means for detecting abnormality in the encoder signal, and a means for switching the encoder signal and the clock signal generated by the clock generating means.例文帳に追加

エンコーダ信号と同周期のクロックを生成する手段と、エンコーダ信号の異常を検出する手段と、エンコーダ信号と上記クロック生成手段で生成したクロック信号を切り替える手段を有する。 - 特許庁

To provide a clock generator that gives a sub system clock not affected by an AFC function in a multi-system that has a main system affected by the AFC function and the sub system receiving a system clock from the main system.例文帳に追加

ＡＦＣ機能の影響を受けるメインシステムとそれからシステムクロックを受けるサブシステムを有するマルチシステムにおいて、ＡＦＣ機能の影響を受けないサブシステム用クロックを得るクロック生成装置を提供する。 - 特許庁