「DDR」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To make both high performance and low power consumption compatible with each other by using a DDR (Double-Data-Rate) type memory element.例文帳に追加

ＤＤＲタイプのメモリ素子を使用して、高いパフォーマンスと低消費電力化を両立する。 - 特許庁

An output buffer 9 becomes driving capability that corresponds to the DDR-SDRAM/DDR2-SDRAM.例文帳に追加

出力バッファ９は、ＤＤＲ−ＳＤＲＡＭ／ＤＤＲ２−ＳＤＲＡＭに対応する駆動能力となる。 - 特許庁

The DDR type zeolite membrane composite 1 is constituted of a porous substrate 2 and a DDR type zeolite layer 5, deposited in a substrate, of the thickness of of 5-50 times the average pore diameter of the porous substrate made of a DDR type zeolite arranged in the pore 3 of one side surface of the porous substrate 2.例文帳に追加

多孔質基体２と、多孔質基体２の一方の表面の細孔３内に配設された、ＤＤＲ型ゼオライトからなる、多孔質基体の平均細孔径の５〜５０倍の厚さの基体内析出ＤＤＲ型ゼオライト層５とを備えてなることを特徴とするＤＤＲ型ゼオライト膜複合体１。 - 特許庁

To transmit/receive large amounts of data by using a DDR memory interface, and to shorten the reading (read) latency, concerning a pseudo DDR memory interface circuit for achieving a high speed interface between signal processing blocks.例文帳に追加

信号処理ブロック間での高速インタフェースを実現する擬似ＤＤＲメモリインタフェース回路に関し、ＤＤＲメモリインタフェースを用い、大量データの送受信を可能にし、かつ読み出し（リード）レイテンシを短縮する。 - 特許庁

A spread spectrum clock generator 210 is provided with a state determining device 220 for determining a continuous access of a DDR (double data rate) SDRAM (synchronous DRAM) 112A and performing spread off in a continuous access during reading data of the DDR SDRAM 112A.例文帳に追加

拡散スペクトル・クロック発生器２１０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを判定し、ＤＤＲ ＳＤＲＡＭ１１２Ａのデータ読み出し時の連続アクセスでは拡散ＯＦＦにする状態判定器２２０を備える。 - 特許庁

To provide a DDR input control circuit normally transferring the data by switching to a regular SDR data transfer even when the data aren't transferred normally by a DDR data transfer.例文帳に追加

ＤＤＲデータ転送では正常なデータの転送動作をできない場合にも、通常のＳＤＲデータ転送に切り替えることにより、データを正常に転送できるＤＤＲ入力制御回路を提供する。 - 特許庁

The storage area of the DDR-SDRAM is divided to a data storage area 41 and a table storage area 42.例文帳に追加

ＤＤＲ−ＳＤＲＡＭの記憶領域を、データ格納領域４１とテーブル格納領域４２とに分ける。 - 特許庁

To provide a semiconductor memory in which DQS glidge resistance is improved and which has DDR constitution being easy to use.例文帳に追加

ＤＱＳグリッジ耐性の向上と使い勝手のよいＤＤＲ構成の半導体記憶装置を提供する。 - 特許庁

In general, P DDR-SDRAM chips running at a 1.5 clock rate are used to store the frame data in N frames.例文帳に追加

一般的に、１．５クロック速度で作動するＰ個のＤＤＲ−ＳＤＲＡＭチップは、Ｎフレーム中に保存される。 - 特許庁

To improve further data transfer efficiency of a synchronous type semiconductor memory having a DDR mode.例文帳に追加

ＤＤＲモードを有する同期型半導体記憶装置のデータ転送効率のさらなる向上を目的とする。 - 特許庁

The delay lock loop in a DDR DRAM is locked by the external clock signals and generates internal interleaved clock signals.例文帳に追加

ＤＤＲ ＤＲＡＭ内の遅延ロックループは、外部クロック信号にロックされ、内部インタリーブクロック信号を発生させる。 - 特許庁

As the DDR2 (320) has a lower limit of operational frequency, only the mobile DDR 310 is used at the low-speed operations, and the mobile DDR 310 and the DDR2 (320) are both used when high-speed operations are required.例文帳に追加

また、ＤＤＲ２（３２０）には動作周波数に下限があるため、低速動作時にはモバイルＤＤＲ３１０のみを使用して、高速動作が必要になるとモバイルＤＤＲ３１０およびＤＤＲ２（３２０）の両者が使用される。 - 特許庁

The scrambled data are written in a DDR SDRAM 4 synchronously with an SDRAM Data Strobe to be output from a DDR SDRAM I/F 30 with scramble data used when the data have been scrambled.例文帳に追加

スクランブルされたデータは、そのデータがスクランブルされたときに用いられたスクランブルデータとともに、ＤＤＲ ＳＤＲＡＭ Ｉ／Ｆ３０から出力されるＳＤＲＡＭ Ｄａｔａ Ｓｔｒｏｂｅに同期して、ＤＤＲ ＳＤＲＡＭ４に書き込まれる。 - 特許庁

A gasket 7 is disposed laterally toward a DDR-SDRM 2 of a heat conductive sheet 6 on a scaler IC 3.例文帳に追加

スケーラＩＣ３上における熱伝導シート６のＤＤＲ-ＳＤＲＡＭ２側の側方には、ガスケット７が配置されている。 - 特許庁

Then, the DDR-SDRAM is switched from the normal operation to the low power consumption operation simultaneously with the end of the compression processing (processing P15).例文帳に追加

そして圧縮処理（処理Ｐ１５）の終了と同時に通常動作から低消費電力動作に切り替えられる。 - 特許庁

A memory 300 is composed of a mobile DDR 310 and a DDR2 (320) which have different interfaces and mixed together.例文帳に追加

異なるインターフェースを有するモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が混在してメモリ３００を構成する。 - 特許庁

To provide a device to synchronize the output data and the data strobe signals of a double data rate (DDR) DRAM.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭ用の出力データ及びデータストローブ信号を同期化させるための装置を提供する。 - 特許庁

A clock generation circuit (5) generates an internal clock signal and a memory clock signal to be supplied to the DDR-SDRAM.例文帳に追加

クロック発生回路（５）は、内部クロック信号と前記ＤＤＲ−ＳＤＲＡＭに供給するメモリクロック信号とを発生する。 - 特許庁

The carbon dioxide gas in the digestion gas passes through the DDR type zeolite membrane 5 so as to be separated and removed, and the methane gas is concentrated.例文帳に追加

消化ガス中の炭酸ガスはＤＤＲ型ゼオライト膜５を通過して分離除去され、メタンガスが濃縮される。 - 特許庁

To provide a method for synchronizing output data of a double data rate (DDR) DRAM and a data strobe signal.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭの出力データ及びデータストローブ信号を同期化させるための方法を提供する。 - 特許庁

The semiconductor device is provided with a plurality of SRAM chips 1 of a DDR(double data rate) specification, a bank control circuit 3 and a CQ control circuit 4.例文帳に追加

本発明は、ＤＤＲ仕様の複数のSRAMチップ１と、バンク制御回路３と、ＣＱ制御回路４とを備える。 - 特許庁

A test by a memory tester for a normal SDR can be performed by providing an exclusive data input circuit having two DDR memories.例文帳に追加

ＤＤＲメモリが２つの専用データ入力回路を備えることで、通常のＳＤＲ用メモリテスタでテストが可能なる。 - 特許庁

To provide a two-chip/single-die packet switching architecture employing a DDR SDRAM as an external memory and a method for accessing a memory.例文帳に追加

ＤＤＲ ＳＤＲＡＭを外部メモリとする２チップ／単一ダイのパケット交換装置およびメモリへのアクセス方法を提供する。 - 特許庁

To realize a semiconductor memory in which input/output of data can be performed in a DDR mode using a low speed tester.例文帳に追加

低速のテスタを用いてＤＤＲモードでデータの入出力を行なうことのできる半導体記憶装置を実現する。 - 特許庁

An input/output circuit (6) performs input/output of data in a DDR mode conforming to an internal clock signal of this double speed.例文帳に追加

入出力回路（６）は、この２倍速の内部クロック信号に従ってＤＤＲモードでデータの入出力を行なう。 - 特許庁

To suppress signal reflection by a simple method in a DDR memory system composed of chip selects having different data bus widths.例文帳に追加

データバス幅が異なるチップセレクトで構成されるＤＤＲメモリシステムにおいて、簡易な方法で、信号反射を最低限に抑える。 - 特許庁

To provide an interface circuit which reliably detects the potential of a DQS signal from a DDR SDRAM being intermediate potential.例文帳に追加

ＤＤＲ ＳＤＲＡＭからのＤＱＳ信号の電位が中間電位にあることを確実に検知するインターフェース回路を提供する。 - 特許庁

To provide an image processing apparatus a transmission rate of pixel data from which to a memory such as a DDR-DRAM is enough to be lower than that of prior arts.例文帳に追加

ＤＤＲ−ＤＲＡＭ等のメモリとの間の画素データの伝送レートが従来よりも低くて済む画像処理装置を提供する。 - 特許庁

USE OF MULTIPLE VOLTAGE CONTROLLED DELAY LINES FOR PRECISE ALIGNMENT AND DUTY CYCLE CONTROL OF DATA OUTPUT OF DDR MEMORY DEVICE例文帳に追加

ＤＤＲメモリデバイスのデータ出力のデューティサイクル制御及び正確な調整のための複数の電圧制御された遅延ラインの利用 - 特許庁

The DDR-SDRAM chips running at 1.5 clock rate are used for transferring image data from the image data source to the source driver in a display panel.例文帳に追加

ＤＤＲ−ＳＤＲＡＭチップを１．５倍のクロック速度で駆動し、イメージデータをイメージデータソースからディスプレイパネルのソースドライバに転送する。 - 特許庁

To minimize a signal reflection in a simple configuration in a DDR memory system configured with chip selects having different data bus widths.例文帳に追加

データバス幅が異なるチップセレクトで構成されるＤＤＲメモリシステムにおいて、簡易な構成で、信号反射を最低限に抑える。 - 特許庁

To provide a DLL circuit used suitably as a circuit for generating the internal clock of a semiconductor storage, including DDR-SDRAM.例文帳に追加

ＤＤＲ−ＳＤＲＡＭを初めとする半導体記憶装置の内部クロック発生用回路として好適なＤＬＬ回路を提供する。 - 特許庁

After a DDR type zeolite powder is added, as a seed crystal, to a raw material solution having a prescribed composition and is dispersed therein (or after a support to which a DDR type zeolite powder, a seed crystal, is adhered is immersed in the solution), the heat treatment is executed.例文帳に追加

エチレンジアミンに溶解させた１−アダマンタンアミンを含む、所定の組成を有する原料溶液に、種結晶としてＤＤＲ型ゼオライト粉末を添加して分散させた後（或いは、種結晶であるＤＤＲ型ゼオライト粉末を付着せしめた支持体を浸漬させた後）、加熱処理する。 - 特許庁

A digital multifunctional machine 1 comprises: a FIFO memory 112 serving as a buffer for temporarily storing data DMA (Direct Memory Access)-transferred from a DDR-SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) 104; and a FIFO memory 114 serving as a buffer for temporarily storing data to be DMA-transferred to the DDR-SDRAM 104.例文帳に追加

デジタル複合機１は、ＤＤＲ−ＳＤＲＡＭ１０４からＤＭＡ転送されてきたデータを一時的に保持するバッファであるＦＩＦＯメモリ１１２と、ＤＤＲ−ＳＤＲＡＭ１０４へＤＭＡ転送するデータを一時的に保持するバッファであるＦＩＦＯメモリ１１４とを備える。 - 特許庁

To solve that problem of an access penalty for the amount of 1/2tCK is generated in a conventional DDR system when a command and address data are fetched at both Rise/Fall edges by making an address pin and a command pin to be common, which are previously being taken as separate in the speed increase system of DDR.例文帳に追加

ＤＤＲの高速化方式において、従来別々とされていたアドレスピン及びコマンドピンを共通化し、Ｒｉｓｅ／Ｆａｌｌ両エッジでコマンド及びアドレスデータを取り込む際に、従来のＤＤＲ方式において、１／２ｔＣＫ分のアクセスペナルティの問題が生じることを解決する。 - 特許庁

The control part 41 reads an initializing program for initializing the DDR-SDRAM 33 from the nonvolatile memory 32 and stores the read initializing program in the internal memory 47 to initialize the DDR-SDRAM 33 by using the initializing program stored in the internal memory 47.例文帳に追加

制御部４１は、不揮発性メモリ３２から、ＤＤＲ−ＳＤＲＡＭ３３を初期化するための初期化プログラムを読み込み、読み込んだ初期化プログラムを内部メモリ４７に格納し、内部メモリ４７に格納された初期化プログラムを用いてＤＤＲ−ＳＤＲＡＭ３３を初期化する。 - 特許庁

The semiconductor device 200 consists of an SDR (single data rate) data generation part for generating SDR data from received DDR (double data rate) data and a clock, a delayer 220 for giving a variable quantity of delay to the DDR data or the clock, and a delay adjustment part 260 for controlling the delay quantity of the delayer.例文帳に追加

受信したＤＤＲデータとクロックとからＳＤＲデータを生成するＳＤＲデータ生成部と、ＤＤＲデータまたはクロックに可変量の遅延を与えるディレイヤ２２０と、ディレイヤの遅延量を制御するディレイ調整部２６０とからなる半導体装置２００により達成できる。 - 特許庁

In the reproducing device, a CPU 10 makes a DDR-SDRAM 24 store contents data read out from a recording medium such as a HDD 16, and makes a first nonvolatile memory 52 store contents data stored in the DDR-SDRAM 24 with the prescribed period.例文帳に追加

再生装置において、ＣＰＵ１０は、ＨＤＤ１６等の記憶媒体から読み出されたコンテンツデータをＤＤＲ−ＳＤＲＡＭ２４に記憶させるとともに、当該ＤＤＲ−ＳＤＲＡＭ２４に記憶されたコンテンツデータを所定の周期で第１不揮発性メモリ５２に記憶させる。 - 特許庁

To provide a double data rate(DDR) memory in which a normal memory tester can be used at the time of a test and circuit constitution of a data input circuit is easy.例文帳に追加

テスト時に通常のメモリテスタを使用できるデータ入力回路の回路構成が容易なダブルデータレート（ＤＤＲ）メモリを提供する。 - 特許庁

To reduce logic scale for generating a burst address and preventing malfunction in a memory provided with a rate-write function and having a DDR(Double Data Rate) mode.例文帳に追加

レイトライト機能を備えＤＤＲモードを有するメモリにおけるバーストアドレスの生成や誤動作防止のための論理規模を縮小する。 - 特許庁

The strobe delay circuit 40 delays a strobe signal DQS output from the DDR memory 1 by a predetermined delay time tSD.例文帳に追加

ストローブ遅延回路４０は、ＤＤＲメモリ１から出力されるストローブ信号ＤＱＳを、所定の遅延時間ｔＳＤだけ遅延させる。 - 特許庁

To provide a device and a method for inputting the data of DDR SDRAM, capable of accurately arraying an input control signal and a data input operation.例文帳に追加

入力制御信号とデータ入力動作を正確に整列させることが可能なＤＤＲ ＳＤＲＡＭのデータ入力装置及び方法。 - 特許庁

The mobile DDR 310 and the DDR2 (320) are connected to the physical layer (PHY) block 220 of a memory controller 200 without signal termination.例文帳に追加

メモリコントローラ２００の物理層（ＰＨＹ）ブロック２２０にはモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が信号終端せずに接続される。 - 特許庁

To provide a DDR-SDRAM interface circuit in which the loop-back test can be more exactly performed, and its testing method and its testing system.例文帳に追加

ループバック試験をより正確に行うことが可能なＤＤＲ−ＳＤＲＡＭインターフェース回路、その試験方法、その試験システムを提供すること。 - 特許庁

A DDR-SDRAM has an input buffer 1, a command decoder 2, a write-timing generating section 3, a write-buffer 4, a read-amplifier 5, a memory cell plate 6, and a data latch 7.例文帳に追加

ＤＤＲ−ＳＤＲＡＭは、入力バッファ１、コマンドデコーダ２、ライトタイミング発生部３、ライトバッファ４、リードアンプ５、メモリセルプレート６、及び、データラッチ７を有する。 - 特許庁