| 例文 |
FIFO memoryの部分一致の例文一覧と使い方
該当件数 : 484件
The memory access controller writes the data inside the memory 8 through the transmission part to the FIFO memory inside the reception part.例文帳に追加
メモリアクセスコントローラは、メモリ8内のデータを送信部を経由して受信部内のFIFOメモリに書込む。 - 特許庁
A FIFO reading controller 35 controls the reading of image data from the memory 37 in synchronism with the clock signals inputted through a switch 36.例文帳に追加
FIFO読み出しコントローラ35は、スイッチ36を介して入力されるクロック信号に同期して、FIFOメモリ37からの画像データの読み出しを制御する。 - 特許庁
LOOK-AHEAD WATERMARK FOR ADDITIONAL DATA BURST IN FIFO MEMORY例文帳に追加
FIFOメモリ内への付加的なデ—タバ—スト用のルックアヘッドウォ—タ—マ—ク - 特許庁
An image processing ASIC 62 is connected to a FIFO memory 60, and a FIFO memory 64 is connected to the image processing ASIC 62.例文帳に追加
FIFOメモリ60には画像処理ASIC62が接続され、画像処理ASIC62にはFIFOメモリ64が接続される。 - 特許庁
In the case that data in an FIFO memory exceeds a watermark threshold value, the FIFO memory generates a watermark interruption.例文帳に追加
本発明によれば、FIFOメモリ内のデータがウォーターマークスレッシュホールドを超えた場合にFIFOメモリからウォーターマークインタラプトが発生される。 - 特許庁
A signal obtained by a light receiving section 22 is stored in an FIFO memory 28 via an amplifier 24, a filter 25 and an A/D converter 26.例文帳に追加
受光部22で得られた信号は、増幅器24、フィルタ25、A/D変換器26を経由して、FIFOメモリ28に格納される。 - 特許庁
The circuit outputs crossing information of the outline and a pixel to an FIFO memory.例文帳に追加
外郭線と画素との交差情報をFIFOメモリに出力する。 - 特許庁
FIFO MEMORY CIRCUIT, ITS CONTROL METHOD AND IMAGE FORMING DEVICE例文帳に追加
FIFOメモリ回路及びその制御方法並びに画像形成装置 - 特許庁
To quickly access an FIFO memory without mutually synchronizing writing side and reading side systems for the FIFO memory.例文帳に追加
FIFOメモリに対する書き込み側と読み出し側のシステム間で同期化を行うことなくFIFOメモリを高速にアクセスできるようにする。 - 特許庁
To provide an improved technique deciding the number of empty memory positions in a FIFO memory device.例文帳に追加
FIFOメモリ装置における空のメモリ位置の数を決定する改良した技術を提供する。 - 特許庁
To provide an output control device for a FIFO memory, capable of performing correct data output control by preventing the mistake of calculating the data quantity of the FIFO memory.例文帳に追加
FIFOメモリのデータ量の計算間違いを無くし、正しいデータ出力制御ができるFIFOメモリの出力制御装置を提供する。 - 特許庁
A request FIFO for storing a memory access request, a read FIFO for storing data read out of the memory in case of a memory read request, and a write FIFO for storing data to be written in the memory in case of a memory write request are installed in each unit.例文帳に追加
メモリアクセス要求を格納するためのリクエストFIFO、メモリリード要求の場合にメモリから読み出したデータを格納するためのリードFIFOおよびメモリライト要求の場合にメモリに書き込むデータを格納するためのライトFIFOを、それぞれユニットごとに設置する。 - 特許庁
This FIFO memory controller comprises a size specifying means 106 capable of setting software specifying an access bus width for the FIFO memory 104, and an external interface means 107 for controlling the access data width to the FIFO memory according the access bus width.例文帳に追加
FIFOメモリ104に対するアクセスバス幅を指定するソフトウェア設定可能なサイズ指定手段106と、アクセスバス幅に応じてFIFOメモリへのアクセスデータ幅を制御する外部インターフェイス手段107とを備える。 - 特許庁
Moreover, write and read controllers 33, 34 for FiFo memory stop read or write operation to the FiFo memory and also initialize the memory by the held overflow signal.例文帳に追加
また、FiFoメモリへの書き込み・読み出しアドレスコントローラ33,34は、ホールドされたオーバーフロー信号によって、FiFoメモリへの書き込み、あるいは読み出し動作を停止、かつ、初期化する。 - 特許庁
Serial data are converted into parallel data and temporarily stored in a FIFO memory 10.例文帳に追加
シリアルデータはパラレルデータに変換され、FIFOメモリ10に一旦格納される。 - 特許庁
To monitor a FIFO memory arranged between a memory bus and a memory controller for securing latency within a predetermined time.例文帳に追加
メモリバスとメモリコントローラとの間に設けられるFIFOメモリをモニタして所定時間以内のレイテンシを保証できるようにする。 - 特許庁
In this case, the address FIFO 25 sequentially stores the address of write data and then outputs the address to the memory cell array 21 after the end of read operation.例文帳に追加
このときアドレスFIFOは、書込データのアドレスを順次貯蔵し、読出動作完了後に順次メモリセルアレーに出力する。 - 特許庁
To provide a FIFO memory for a packet buffer which normally operates even when a packet size of a received packet indicates an abnormal value.例文帳に追加
受信したパケットのパケットサイズが異常な値を示したときにも正常な動作をするパケットバッファ用FIFOメモリを提供する。 - 特許庁
An asynchronous transmission DMA(Direct Memory Access) 31 performs DMA transfer of data stored in a RAM(Random Access Memory) connected with a host bus 2 to an asynchronous transmission FIFO(First In, First Out) 32 by unit of packet.例文帳に追加
アシンクロナス送信DMA31は、ホストバス2に接続されているRAM(Random Access Memory)に格納されているデータをパケット単位でアシンクロナス送信FIFO32にDMA(Direct Memory Access)転送する。 - 特許庁
To provide a low-cost first-in first-out (FIFO) memory having a small circuit scale.例文帳に追加
回路規模が小さく、かつ安価な先入れ先出し(FIFO)メモリを提供する。 - 特許庁
To provide a FIFO memory controller capable of improving data transfer efficiency when a write frequency of a FIFO memory is different from a read frequency thereof.例文帳に追加
FIFOメモリの書き込み周波数と読み出し周波数が異なる場合におけるデータ転送効率の向上を図ることができるFIFOメモリ制御装置を提供する。 - 特許庁
When the free capacity of the first FIFO memory 10 is lost, the disk I/F section 4 stores transfer data received from the filter circuit 2 to a second FIFO memory 11.例文帳に追加
ディスクI/F部4は、第1のFIFOメモリ10の空き容量がなくなると、フィルタ回路2から受けた転送データを、第2のFIFOメモリ11に記憶させる。 - 特許庁
A FIFO memory 20 is set up on a transmission channel connecting a receiving buffer 6 and an image buffer 8.例文帳に追加
受信バッファ6とイメージバッファ8とを結ぶ伝送路上にFIFO20を設ける。 - 特許庁
The display data written in the RAMs 3, 4 are transferred to the FIFO memory 7.例文帳に追加
RAM3,4に書き込まれた表示データは、FIFOメモリ7に転送される。 - 特許庁
In a FIFO memory device 1, a write pointer 4 writes successively first to Mth line data in a memory circuit 2.例文帳に追加
FIFOメモリデバイス1において、書込ポインタ4は第1〜第Mのラインデータをメモリ回路2に順次書込む。 - 特許庁
In the data transfer device including an external memory 150, the external memory 150 is controlled as the FIFO buffer.例文帳に追加
外付けメモリ150を含むデータ転送装置であって、外付けメモリ150をFIFOバッファとしてコントロールする。 - 特許庁
To provide a memory system that makes it possible to increase the speed of external bus access by means of a memory controller using FIFO.例文帳に追加
FIFOを用いたメモリコントローラにより外部バスアクセスの高速化を可能としたメモリシステムを提供する。 - 特許庁
The memory reads first stored information from the memory cell 111t matching address information outputted from the FIFO memory 160.例文帳に追加
FIFOメモリ160から排出されたアドレス情報に対応する検査対象メモリセル111tから、第1の記憶情報を読み出す。 - 特許庁
An asynchronous first-in-first-out (ASYNC FIFO) buffer coupled to the memory module reads data from the memory module in response to a feedback signal generated by feeding back the memory clock signal to the ASYNC FIFO buffer.例文帳に追加
メモリモジュールに接続された非同期先入れ先出しバッファはメモリクロック信号をバッファにフィードバックすることによって生成されるフィードバック信号に応答してメモリモジュールからデータを読み取る。 - 特許庁
In the case that a look-ahead watermark flag indicates that a sufficient memory space is available, the FIFO memory checks the look-ahead watermark flag in order to decide whether or not a sufficient memory space is in existence in the FIFO memory for an additional data burst transferred to the FIFO memory via the direct memory access unit.例文帳に追加
ルックアヘッドウォーターマークフラグが充分なメモリ空間が使用可能であることを表わす場合に、FIFOメモリへ直接メモリアクセスユニットを介して転送される付加的なデータバーストに対してFIFOメモリ内に充分なメモリ空間が存在するか否かを決定するためにルックアヘッドウォーターマークフラグがFIFOメモリにおいてチェックされる。 - 特許庁
A packet write circuit 11 writes received packet data to a first-in first-out memory FIFO 12.例文帳に追加
受信したパケットデータは、パケット書き込み回路11によってFIFO12に書き込まれる。 - 特許庁
All writing into a graphics FIFO is fed to a buffer in the main memory 112.例文帳に追加
グラフィクスFIFOへの全ての書き込みが主メモリ112中のバッファに送られる。 - 特許庁
To reduce a storage capacity of a FIFO memory used for a sub scanning shift processing.例文帳に追加
副走査シフト処理に用いるFIFOメモリの記憶容量を低減することである。 - 特許庁
Test input data are inputted from an input terminal 11 and stored in a FIFO memory 2.例文帳に追加
入力端子11からテスト入力データを入力し、FIFOメモリ2に格納する。 - 特許庁
A FIFO memory 28 stores the second digital signal and reduces its transfer speed.例文帳に追加
FIFOメモリ28は、第2デジタル信号を記憶するとともにその転送速度を低減する。 - 特許庁
The written data and the alternating odd-numbered/even-numbered parity generation results are written in an FIFO memory 2.例文帳に追加
書込みデータと奇偶交番のパリティ生成結果はFIFOメモリ2へ書込まれる。 - 特許庁
This data processing circuit 30 is provided with a FIFO memory 31 having 4-byte storage capacity.例文帳に追加
データ処理回路30は4バイトの記憶容量を有するFIFOメモリ31を備える。 - 特許庁
CIRCUIT AND METHOD FOR ABANDONING CELL EXCEEDING READ STANDBY TIME OF FIFO MEMORY例文帳に追加
先入れ先出しメモリの読出し待機時間超過セルの廃棄回路およびセル廃棄方法 - 特許庁
A FIFO memory 7 has capacity for at least one frame of the HDTV signal.例文帳に追加
FIFOメモリ7は、HDTV信号の少なくとも1フレーム分の容量を有する。 - 特許庁
To provide a FIFO memory device which can read data of the same address plural times.例文帳に追加
同一アドレスのデータを複数回読出すことが可能なFIFOメモリデバイスを提供する。 - 特許庁
When the free capacity of the second FIFO memory 11 is lost, the disk I/F section 4 stores the transfer data received from the filter circuit 2 to the first FIFO memory 10 and records the data stored in the second FIFO memory 11 to either of the HDD 5-1, 5-2.例文帳に追加
第2のFIFOメモリ11の空き容量がなくなると、フィルタ回路2から受けた転送データを第1のFIFOメモリ10に記憶させると共に、第2のFIFOメモリ11の記憶データをHDD5−1、5−2のいずれかに記録する。 - 特許庁
A two-port memory 6 is composed of a two-port SRAM with the same configuration as that of a two-port SRAM constituting a two-port memory 3 in a FIFO memory 2.例文帳に追加
2ポートメモリ6は、FIFOメモリ2において2ポートメモリ3を構成する2ポートSRAMと同一構成の2ポートSRAMからなる。 - 特許庁
The image data in the FIFO memory 61 and the image data in the image memory 57 are compared in a pixel unit depending on an inspection program loaded in main memory 54 from a memory card 10.例文帳に追加
メモリカード10からメインメモリ54にロードされた検査プログラムにしたがって、FIFOメモリ61の画像データと、画像メモリ57の画像データとを1画素単位で比較する。 - 特許庁
A memory 60 and a disk drive 30 having different data input/output speeds are used to construct an FIFO memory device.例文帳に追加
データの入出力速度が異なるメモリ60とディスク装置30とを用いてFIFOメモリ装置を構成する。 - 特許庁
To easily generate an optional piece of bit pattern data for test to be used for a memory test of a FIFO memory.例文帳に追加
FIFOメモリのメモリ試験に使用する任意の試験用ビットパターンデータの生成を容易に行うことを可能にする。 - 特許庁
The FIFO memory 13 for input and the FIFO memory 14 for output have the function of controlling the bit length of data to be stored, according to the bit length of an input data.例文帳に追加
入力用FIFOメモリ13及び出力用FIFOメモリ14は、入力されたデータのビット長に応じて格納するデータのビット長を制御する機能を有している。 - 特許庁
Silence control part of the first to third receiving parts 31 to 33 controls data quantity of silence data read out from the second FIFO memory in accordance with data quantity stored in the second FIFO memory.例文帳に追加
第1〜第3受信部31〜33の無音制御部は、第2FIFOメモリに記憶したデータ量に応じて、第2FIFOメモリから読み出す無音データのデータ量を制御する。 - 特許庁
The packet buffer FIFO memory device includes a writing means for writing the writing packet data in the memory while specifying a writing address, a reading means for sequentially reading the packet data from the memory while specifying a reading address and a state control means for performing the FIFO control for the writing means and the reading means.例文帳に追加
書き込みパケットデータについて書き込みアドレスを指定しつつメモリへの書き込みをなす書込み手段と、読み出しアドレスを指定しつつメモリからパケットデータを順次読み出す読出し手段と、書込み手段と読出し手段についてFIFO制御をなす状態制御手段と、を含む。 - 特許庁
This device is provided with a FIFO controller for controlling the amount of stored data in the FIFO memory by controlling the write/read of the FIFO memory on the basis of the write signal of the CPU and the transmission clock of the transmission clock generator.例文帳に追加
本装置は、CPUのライト信号、伝送クロック発生器の伝送クロックに基づいて、FIFOメモリの書き込み、読み出しを制御し、FIFOメモリの格納データ量を調整するFIFO制御器を設けたことを特徴とする装置である。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|