「FIFO memory」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a FIFO system which achieves a constitution as an ASIC where a plurality of function blocks can access one memory by reducing complication in arrangement wiring.例文帳に追加

複数の機能ブロックが１つのメモリにアクセス可能な構成を、配置配線の複雑さを軽減したＡＳＩＣとして実現したＦＩＦＯシステムを提供することを課題とする。 - 特許庁

The intermediate code having the smallest start pixel position is selected and read from each FIFO, which is sequentially subjected to variable length coding to provide a code of single row, which is then written in the main memory.例文帳に追加

各ＦＩＦＯから、開始画素位置の最も小さい中間符号を選択して読み出し、順次可変長符号化して一列の符号としてメインメモリに書き込む。 - 特許庁

In the case of Wh<Rh, the read starts is permitted under the condition: the data storage amount of the FIFO memory 11>{Rs (a current read data size)x(1-Wh/Rh)}.例文帳に追加

Ｗｈ＜Ｒｈの場合には、ＦＩＦＯメモリ１１のデータ格納量＞｛Ｒｓ（現在の読み出しデータサイズ）×（１−Ｗｈ／Ｒｈ）｝を条件に読み出し開始を許可する。 - 特許庁

Then, based on the execution of the software, the data size and the transfer destination address recorded in the FIFO 13 are examined, and any data losses in the transfer destination memory 40 can be detected.例文帳に追加

その後、ソフトウェアの実行にもとづき、ＦＩＦＯ１３内に記録されたデータサイズ及び転送先アドレスが調査され、転送先メモリ４０におけるデータ抜けが検出される。 - 特許庁

In this data coding device, a Golomb-Rice coding means 134 performs variable length coding of a conversion coefficient which is the data for coding, and stores generated codes in a coding FIFO memory 123.例文帳に追加

ゴロムライス符号化手段１３４は、符号化対象データである変換係数を可変長符号化し、生成した符号を符号化ＦＩＦＯメモリ１２３に格納する。 - 特許庁

Respective receiving parts 31 to 33 read out respectively single music data stored in a second FIFO memory synchronizing with respective frequency dividing clock signals CLKd1 to CLKd3.例文帳に追加

各受信部３１〜３３は、第２ＦＩＦＯメモリに記憶した単体音楽データを各分周クロック信号ＣＬＫｄ１〜ＣＬＫｄ３に同期してそれぞれ読み出す。 - 特許庁

The FIFO memory 13 for input is an input by a wavelet transformation coefficient with 16 bits, when it is encoded and is input by encoding data of 8 bits, when it is decoded.例文帳に追加

入力用ＦＩＦＯメモリ１３は、符号化時には１６ビットのウェーブレット変換係数が入力され、復号時には８ビットの符号データが入力される。 - 特許庁

A selection/rearrangement circuit 4 selects and rearranges picture data obtained from the circuit 1 and writes the rearranged data in a FIFO memory 2 again as parallel two-phase picture data.例文帳に追加

選択・並べ替え回路４は、縮小補間回路１からの画像データを選択して並べ替え、再び並列２相の画像データとしてＦＩＦＯメモリ２に書き込む。 - 特許庁

To constitute a receiving FIFO(First In First Out) incorporated in start-stop synchronizing serial communication equipment holding interchangeability with a PC 16550D being an industry standard, using a general use memory- macro.例文帳に追加

汎用のメモリマクロを使用して、業界標準であるＰＣ１６５５０Ｄとの互換性を保った調歩同期シリアル通信装置に内蔵する受信ＦＩＦＯを構成する。 - 特許庁

A video FIFO memory 2 reads a 10-bit video data signal Dv1 sampled at 14.318 MHz in accordance with 27 MHz timing clock signal CL4.例文帳に追加

映像ＦＩＦＯメモリ２は、１４．３１８ＭＨｚでサンプリングされた１０ビットの映像データ信号Ｄｖ１を２７ＭＨｚのタイミングクロック信号ＣＬ４に応じて読出す。 - 特許庁

It includes an image processor for image processing either the image digital signal read out from the FIFO memory or the image analog signal.例文帳に追加

デジタル信号の画像信号であってＦＩＦＯメモリから読み出しされたものと、アナログ信号の画像信号のいずれか一方に画像処理を施す画像処理部を備える。 - 特許庁

To provide a malfunction detecting circuit which can detect occurrence of duplication or loss of data at respective timing when data are read out from a FIFO memory.例文帳に追加

本発明は、ＦＩＦＯメモリからデータが読み出される各々のタイミングで、データの重複又は喪失が発生したことを検出できる誤動作検出回路を提供する。 - 特許庁

To provide an optimum read/write access by using a burst for an FIFO memory itself placed on a PCI bus in an image forming device using the PCI bus.例文帳に追加

ＰＣＩバスを用いた画像形成装置において、ＰＣＩバス上に置かれたＦＩＦＯメモリ自体にバーストを使用し、最適なリード／ライト・アクセスを実現させること。 - 特許庁

To suppress a FIFO memory capacity for eliminating an influence on a video signal by transition of a clock frequency when performing spread spectrum for reducing EMI.例文帳に追加

ＥＭＩ低減のためにスペクトラム拡散を行う際に、クロック周波数の推移による映像信号への影響を排除するためのＦＩＦＯメモリの容量を抑えること。 - 特許庁

The output of the adder 3 is outputted to a subtractor 5, and the subtractor 5 subtracts the output of the FiFo memory 2 switched in a switching device 4 from the output after addition.例文帳に追加

加算器３の出力は減算器５に出力され、減算器５は、加算後の出力から切り換え器４で切り換えられたＦｉＦｏメモリ２の出力を減算する。 - 特許庁

When writing of only the size of input data is detected, the input data is read by the size from the FIFO memory 43 and transmitted to a wireless network.例文帳に追加

そして、入力するデータのサイズだけ書込みが完了したことを検出すると、ＦＩＦＯメモリ４３から、当該サイズだけ入力データを読出し、無線ネットワークに送信する。 - 特許庁

A comparator S8 compares the values of an R set storage register S7 and the picture element counter S4 and outputs a read command to the FIFO type memory S3 at the timing when reading is required.例文帳に追加

比較器Ｓ８がＲ設定Ｓ７と画素カウンタＳ４との値を比較し、読出しの必要なタイミングになるとＦＩＦＯ型メモリＳ３へ読出し指令を出力する。 - 特許庁

To provide a data input and output device for surely reading written data even from an FIFO memory in which a delay is caused from the writing of data to the reading of the data.例文帳に追加

データの書き込みから読み出しまでに遅延を生じるＦＩＦＯメモリであっても、確実に書き込んだデータを読み出すことができるデータ入出力装置を提供する。 - 特許庁

The shift data of the shift register 10 is written in the FIFO memory 11 with the time code without fail with timing of a writing signal from a dividing circuit 4 at the time of the ADC mode.例文帳に追加

ＡＤＣモード時にはシフトレジスタ１０のシフトデータは、分周回路４からの書き込み信号のタイミングで、必ず、タイムコードと共にＦＩＦＯメモリ１１に書き込まれる。 - 特許庁

The fall time d_f of the pulse waveform is detected by a data hold circuit 8 and the fall time data thereof is stored in a second FIFO memory 10.例文帳に追加

一方、前記パルス波形の立下り時間ｄ_ｆが立下時間データホールド回路８で検出されて、その立下時間データが第２ＦＩＦＯメモリ１０に記憶される。 - 特許庁

The command respectively from the FIFO 24 and the external memory 32 received by the downstream module 26 is analyzed and the existence location of the following command of the command is decided.例文帳に追加

ＦＩＦＯ２４及び外部メモリ３２の各々からの、下流モジュール２６によって受け取られたコマンドは分析されてそのコマンドの後続コマンドの存在場所が決定される。 - 特許庁

A memory link means 5 determines user queues of "FIFO" type, such that the user having the least advanced amount in a queue appears at the head of this queue.例文帳に追加

メモリ・リンク手段５が「ＦＩＦＯ」タイプのユーザ待ち行列を決定するので、待ち行列のうちの最小進行量を有するユーザがこの待ち行列の先頭で現れる。 - 特許庁

In this case, the disk I/F section 4 transfers the data stored in the first FIFO memory 10 whose free capacity is lost to either of HDD 5-1, 5-2.例文帳に追加

この際、ディスクＩ／Ｆ部４は、空き容量がなくなった第１のＦＩＦＯメモリ１０の記憶データを、ＨＤＤ５−１、５−２のいずれかに転送して記録する。 - 特許庁

A memory array part as a DRAM or an SRAM is provided in the package of a memory IC chip as a semiconductor memory device, and in addition to this, a plurality of interface modules corresponding to various memory types such as an SDR, a DDR, a DDR2...a DDR(n), the SRAM, a DPRAM, a FIFO are also provided.例文帳に追加

半導体メモリ装置としてのメモリＩＣチップのパッケージ内に、ＤＲＡＭ又はＳＲＡＭとしてのメモリアレイ部が設けられていることに加え、例えばＳＤＲ、ＤＤＲ、ＤＤＲ２・・・ＤＤＲ（ｎ）、ＳＲＡＭ、ＤＰＲＡＭ、ＦＩＦＯ等の各種のメモリタイプに応じた複数のインターフェースモジュールも設けられているようにする。 - 特許庁

The image input processor 10 is equipped with an FIFO memory (FIFO-S) which stores selection area information specifying the selection area and which outputs a signal WR indicating the writing of pixel data included in the selection area among inputted pixel data to an image memory 70 according to the selection area information.例文帳に追加

選択領域を指定する選択領域情報が記憶され、この選択領域情報に基づいて、入力された画素データの中で選択領域に含まれる画素データの画像メモリ７０への書き込みを指示する信号ＷＲを出力するＦＩＦＯメモリ（ＦＩＦＯ＿Ｓ）を備えて画像入力処理装置１０を構成した。 - 特許庁

When a collision detection part 10 detects a state reading signal SR1 for reading a count value CNT of a counter 2 from a first device when a second device reads data from a FIFO memory 1, the collision detection part 10 outputs a value showing that the FIFO memory 1 is full to the first device regardless of the count value of the counter 2.例文帳に追加

衝突検出部１０では、第２の装置がＦＩＦＯメモリ１からデータの読み出しを行っているときに、第１の装置からカウンタ２のカウント値ＣＮＴを読み出すための状態読出信号ＳＲ１を検出した場合に、このカウンタ２のカウント値に拘らずＦＩＦＯメモリ１が満杯であることを示す値を第１の装置に出力する。 - 特許庁

This circuit is provided with a frame processing part 20 for inputting plural signals from the plural data generating sources and processing them in a frame cycle, a memory (FIFO) 30 for holding the result processed by this frame processing part 20, and a selector (SEL) part 40 for coupling contents processed for the unit of a frame by successively switching processing contents held in this FIFO memory.例文帳に追加

複数のデータ発生源からの複数の信号が入力されフレーム周期で処理するフレーム処理部２０と、このフレーム処理部２０で処理された結果を保持するメモリ（ＦＩＦＯ）３０と、このＦＩＦＯメモリに保持されている処理内容を順次切り替えることによりフレーム単位で処理した内容を結合する選択（ＳＥＬ）部４０とを備える。 - 特許庁

When a collision detection part 20 detects a state reading signal SR2 for reading the count value CNT of the counter 2 from the second device when the first device writes data into the FIFO memory 1, the collision detection part 20 outputs a value showing that the FIFO memory 1 is empty to the second device regardless of the count value CNT of the counter 2.例文帳に追加

また、衝突検出部２０では、第１の装置がＦＩＦＯメモリ１にデータの書き込みを行っているときに、第２の装置からカウンタ２のカウント値ＣＮＴを読み出すための状態読出信号ＳＲ２を検出した場合に、このカウンタ２のカウント値ＣＮＴに拘らずＦＩＦＯメモリ１が空であることを示す値を第２の装置に出力する。 - 特許庁

When a recording starting instruction is input, a television receiver 10 transmits a first instruction signal, instructing recording start to an HDD recorder 20 (recording device) and causes a FIFO memory to start recording and when a first notification signal from the HDD recorder, the television receiver starts transmitting the content data recorded in the FIFO memory to the HDD recorder.例文帳に追加

テレビジョン受像機１０は、記録開始の指示が入力された場合に、ＨＤＤレコーダ２０（記録機器）に対して記録開始を指示する第１指示信号を送信するとともにＦＩＦＯメモリに記録を開始させ、ＨＤＤレコーダから第１通知信号を受信した場合に、ＦＩＦＯメモリに記録されたコンテンツデータのＨＤＤレコーダへの送信を開始する。 - 特許庁

A memory control section 25 generates, in multipliers 27-31 at the last stage, a memory control signal for controlling to read/write an FIFO memory 2 for performing the scanning line conversion, field memories 3, 4 and one-line delay memories 7, 8, 9 and 15 so that data of the line required for resolution conversion can be transmitted.例文帳に追加

メモリ制御部２５は最終段にある乗算器２７〜３１に、解像度変換に必要なラインのデータが送出されるように、走査線変換を行うためのＦＩＦＯメモリ２、フィールドメモリ３，４及び１ライン遅延メモリ７，８，９，１５をリード・ライト制御するためのメモリ制御信号を生成する。 - 特許庁

An input control unit 43 in an output unit 33 monitors each free space of FIFO memories 41 and 42, and outputs request signals RQ1 and RQ2 for retrieving data corresponding to the FIFO memories 41 and 42, which are capable of storing an amount of burst transfer data, from a memory 13.例文帳に追加

出力部３３の入力制御部４３は、ＦＩＦＯメモリ４１，４２の空き容量をそれぞれ監視し、バースト転送量のデータが記憶可能なＦＩＦＯメモリ４１，４２に対応するデータをメモリ１３から読み出すための要求信号ＲＱ１，ＲＱ２を出力する。 - 特許庁

To improve the utilization efficiency of network resources relating to a frame transfer device of the so-called "common buffer type" for tentatively storing a transmitted frame into a FIFO memory, corresponding to the frame of a common buffer constituted of the plurality of FIFO memories, reading the frame from the common buffer and transmitting it.例文帳に追加

本発明は、送信されてきたフレームを、複数のＦＩＦＯメモリからなる共通バッファの、そのフレームに応じたＦＩＦＯメモリに一旦格納し、その共通バッファからフレームを読み出して伝送する、いわゆる共通バッファ型のフレーム転送装置に関し、ネットワーク資源の利用効率を高める。 - 特許庁

When change to the condition D1 or D2, in which the relationship based on the FIFO read access or the FIFO write access alone is carried out, is carried out, occurrence of buffer full or buffer underrun can be prevented surely, and reduction in performance of another memory access is also prevented.例文帳に追加

設定部３１および３２により、ＦＩＦＯリードアクセスおよびＦＩＦＯライトアクセスのみの関係を変更した条件Ｄ１およびＤ２に変更することにより、バッファフルやバッファアンダーランの発生を確実に防止でき、他のメモリアクセスの性能低下も防ぐことができる。 - 特許庁

Signals from a station selected by a user are converted into digital data streams and inputted to a first-in first-out (FIFO) memory unit to locally store the segments of the broadcast signals of predetermined duration on different FIFO tracks of a user receiving device.例文帳に追加

ユーザ選択した局からの信号が、ディジタル・データ・ストリームに変換されて、先入れ先出し（ＦＩＦＯ）メモリ・ユニットに入力され、これにより、ユーザ受信デバイスにおける異なるＦＩＦＯトラック上に所定の持続時間の放送信号のセグメントをローカルで記憶することができるようになる。 - 特許庁

A DMAC 100 stores data output from the ASRC 11 in a FIFO 131X (131Y) and performs DMA transfer from the FIFO 131X (131Y) to a local memory 200X (200Y) using a period when the DMAC 100 is not accessed by the processor core 300X (300Y).例文帳に追加

ＤＭＡＣ１００は、ＡＳＲＣ１１が出力したデータをＦＩＦＯ１３１Ｘ（１３１Ｙ）に蓄積し、プロセッサコア３００Ｘ（３００Ｙ）からのアクセスが行われていない期間を利用して、ＦＩＦＯ１３１Ｘ（１３１Ｙ）からローカルメモリ２００Ｘ（２００Ｙ）へのＤＭＡ転送を行う。 - 特許庁

A write signal generation part 220 is provided with a modulation signal generation part 224 for generating a laser modulation signal on the basis of image data and a line buffer memory group 226 consisting of 8-bit FIFO memories for coarse adjustment of the write timing of the laser modulation signal from the modulation signal generation part 224.例文帳に追加

書込信号生成部220 は、画像データに基づいてレーザ変調信号を生成する変調信号生成部224 と、複数のラインバッファメモリ226aを有し、変調信号生成部224 からのレーザ変調信号に対して、書込タイミングを粗調整する８ビットFIFOメモリからなるラインバッファメモリ群226 とを備える。 - 特許庁

The detected saturated part is stored in an FIFO memory 15 and then read, and a control signal generating section 16 generates a control signal where a prescribed waveform is provided around the saturated part, which is stored in a memory 17.例文帳に追加

上記検出された飽和部分は、ＦＩＦＯメモリ１５に保持された後、読み出され、制御信号発生部１６において上記飽和部分の周囲に所定の波形を有する制御信号が発生され、メモリ１７に記憶される。 - 特許庁

The DMA control part 24 controls the DMA processing part 25 so as to transfer the packet in the FIFO buffer memory 23 to a packet storage area formed in a main memory 9 in accordance with a communication end point being a destination of the packet.例文帳に追加

ＤＭＡ制御部２４は、ＦＩＦＯバッファメモリ２３内のパケットをその宛先である通信端点に対応してメインメモリ９内に形成されたパケット格納領域に転送するように、ＤＭＡ処理部２５を制御する。 - 特許庁

In this case, the extended image data are inputted to an FIFO memory 6 of storage capacity (buffer size) less than the number of pixels of one horizontal line at the display timing of the display device 8 and read out with the timing of the CPU 7.例文帳に追加

ここでは、１水平ラインの画素数より少ない記憶容量（バッファサイズ）のＦＩＦＯメモリ６に表示装置８の表示タイミングで取り込み、ＣＰＵ７のタイミングで読み出す。 - 特許庁

A retrial recognition circuit 13 stores the volume of transfer data from the start of data transfer up to the reception of a retrial request from a memory controller 6 and recognizes the capacity of an FIFO 7 in the controller 6.例文帳に追加

リトライ認識回路13は、データ転送を始めてから、メモリコントローラ6によってリトライ要求を受けるまでの転送データ量を記憶し、これによりメモリコントローラ内FIFO7の容量を認識する。 - 特許庁

A mode controller 11, when receiving the same code as a command code set in its device from a ground-side device 22, makes an FIFO memory 6 stored with measurement data ready to read.例文帳に追加

モードコントローラ１１は、地上側装置２２から、自装置に設定されている指令コードと同一コードを受けると、計測データが格納されているＦＩＦＯメモリ６を読み出し状態にする。 - 特許庁

Consequently, the DMA control par 51 is enabled to perform the DMA transfer using the burst access not through the FIFO memory and the DMA transfer is performed at high speed.例文帳に追加

したがって、ＤＭＡ制御部５１はＦＩＦＯメモリを介さずにバーストアクセスを用いたＤＭＡ転送が行なえるようになり、高速にＤＭＡ転送を行なうことが可能になる。 - 特許庁

Thereafter, the test output data in the FIFO memory 2 are read out after returning to the test mode A, and outputted from an output terminal 12, and the data are compared with expected value data, to thereby determine acceptance.例文帳に追加

その後、テストモードＡに戻し、ＦＩＦＯメモリ２のテスト出力データを読み出して出力端子１２から出力し、これを期待値データと比較して合否を判定する。 - 特許庁

A frame FIFO 12 stores video frames after thinning out and the video frames are transferred to a main memory 2 matching the timing of transfer processing interval at which no missing frame takes place synchronously with the input video frames.例文帳に追加

間引き後の映像フレームをフレームＦＩＦＯ１２に蓄積し、入力映像フレームに同期しフレーム落ちが発生しない転送処理間隔のタイミングに合わせてメインメモリ２へ転送する。 - 特許庁

The output of the encoder (2) is fed to a FIFO memory whose output is fed to a complementary decoder (4) whose output produces a delayed copy of the incoming decoded data (1).例文帳に追加

エンコーダ(2)の出力は、ＦＩＦＯメモリへ供給され、その出力は、相補的デコーダ(4)へ供給され、そしてその出力は、到来するデコードされたデータ(1)の遅延されたコピーを発生する。 - 特許庁