「FIFO memory」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The section 60 generates corrected image data CIM and writes the data in a FIFO(first in first out) memory 70.例文帳に追加

イメージデータ変換部６０で補正イメージデータＣＩＭが生成され、ＦＩＦＯメモリ７０に書込まれる。 - 特許庁

MALFUNCTION DETECTING CIRCUIT, FIFO MEMORY HAVING MALFUNCTION DETECTING FUNCTION, AND MALFUNCTION DETECTING METHOD例文帳に追加

誤動作検出回路、誤動作検出機能を有したＦＩＦＯメモリ、及び誤動作検出方法 - 特許庁

An instruction queue 31 is composed of a memory in a first in first out system(FIFO memory) capable of string plural instruction data IDs.例文帳に追加

命令キュー３１を、複数の命令データＩＤの格納が可能な先入れ先出し方式のメモリ（ＦＩＦＯメモリ）で構成する。 - 特許庁

Thus, about data transfer between a controlling part 1 and the FIFO memory 3, the controlling part 5 can perform data transfer with the memory 3 by the intervention of the SRAM 5.例文帳に追加

その後、制御部はバスを介してテストデータメモリにストアされたパターンデータを読み出しして、テスト用のパターンデータと照合する。 - 特許庁

In the FIFO memory 1a, by a central processing unit 2, the transmission data stored in the memory 3 are written and read.例文帳に追加

ＦＩＦＯメモリ１ａは、中央演算処理装置２によって、メモリ３に記憶されている送信データが書き込まれ、読み出される。 - 特許庁

The data DMA(direct memory access)- transferred from a packet area are stored in a transmission FIFO buffer, and when the number of bytes of the data received by the transmission FIFO buffer exceeds the transmission start threshold set at the transmission control part after the start of the DMA, the transmission control part starts the transmission of the data.例文帳に追加

パケット領域からDMA で転送されたデータは、送信FIFOバッファに格納され、DMA 開始後、送信FIFOバッファに受け取られたデータのバイト数が送信制御部に設定された送信開始しきい値を越えると、送信制御部はデータの送信を開始する。 - 特許庁

A memory having a plurality of input output ports (e.g. a dual port memory 104) or an FIFO memory divides congested data delivered through input/ output ports and a bus 102 for a memory.例文帳に追加

混雑するメモリの入出力ポートおよびバス１０２を流れるデータを複数の入出力ポートを持つメモリ（例えばデュアルポートメモリ１０４）、あるいはＦＩＦＯメモリによって分割する。 - 特許庁

A first DMA controller 32 controls data transfer between a first memory 13 on the side of a first bus 11 and a FIFO memory 31, and a second DMA controller 33 controls data transfer between a second memory 23 on the side of a second bus 21 and the FIFO memory 31.例文帳に追加

第１ＤＭＡコントローラ３２は第１バス１１側の第１メモリ１３とＦＩＦＯメモリ３１との間でのデータ転送を制御し、第２ＤＭＡコントローラ３３は第２バス２１側の第２メモリ２３とＦＩＦＯメモリ３１との間でのデータ転送を制御する。 - 特許庁

When the data written in two FIFO get less than the half of capacity, the memory control circuit 1 reads data for two pictures out of the high-speed memory 2 at high speed and writes them into these two FIFO.例文帳に追加

前記メモリ制御回路は２個のＦＩＦＯに書き込まれたデータがその容量の半分より少なくなると、高速メモリから２画面のデータを高速に読み出してこれら２個のＦＩＦＯに書き込む。 - 特許庁

The memory write is performed via FIFO and only when there in no vacant space in the FIFO, a wait signal to the CPU is made effective so as to perform the memory write from the CPU at a high speed.例文帳に追加

また，メモリライトをＦＩＦＯ経由で行ない，ＦＩＦＯに空き領域がない時のみＣＰＵに対するウェイト信号を有効にすることによりＣＰＵからのメモリライトを高速に行なう。 - 特許庁

A swap section 118 performs endian conversion, by loading data from the FIFO memory 112 to a register and changing the arrangement of the data when storing the data from the register into the FIFO memory 114.例文帳に追加

スワップ部１１８は、ＦＩＦＯメモリ１１２からレジスタへデータをロードし、レジスタからＦＩＦＯメモリ１１４へデータをストアする際にデータの配列を変更することにより、エンディアン変換を行う。 - 特許庁

In the case of Wh>Rh, the write start is permitted under the condition: the free capacity of the FIFO memory 11>{Wsx (1-Rh/Wh)} and the free capacity of the FIFO memory 11>{Ws-Rs}.例文帳に追加

Ｗｈ＞Ｒｈの場合には、ＦＩＦＯメモリ１１の空き容量＞｛Ｗｓ×（１−Ｒｈ／Ｗｈ）｝、かつ、ＦＩＦＯメモリ１１の空き容量＞｛Ｗｓ−Ｒｓ｝を条件に書き込み開始を許可する。 - 特許庁

In this trace circuit 1 to output trace data of a CPU, a FIFO memory 20 as a memory for output adjustment to adjust timing of output of the trace data and a developing device 11 to convert access data of the CPU into bit width for one word of the FIFO memory and to generate the bit pattern data for test to be used for the test of the FIFO memory are provided.例文帳に追加

ＣＰＵのトレースデータを出力するトレース回路１において、トレースデータの出力のタイミングを調整する出力調整用メモリであるＦＩＦＯメモリ２０と、ＣＰＵのアクセスデータをＦＩＦＯメモリの１ワード分のビット幅に変換し、ＦＩＦＯメモリの試験に用いる試験用ビットパターンデータを生成する展開器１１とを有する。 - 特許庁

A screenful of image data outputted from image memory 57 in a substrate to be inspected 5 is fed into FIFO memory in an inspection device 6.例文帳に追加

被検査基板５の画像メモリ５７から出力された画像データを検査装置６のＦＩＦＯメモリ６１に１画面分取り込む。 - 特許庁

To construct a large capacity FIFO memory device having a required input/output speed without needing a large capacity high-speed memory.例文帳に追加

要求される入出力速度をもつ大容量のＦＩＦＯメモリ装置を、大規模な高速メモリを必要とすることなく構成する。 - 特許庁

The FIFO memory has a writing pointer 10, a memory block 20, a reading pointer 30 and an operation state detecting part 40.例文帳に追加

本発明のＦＩＦＯメモリは、書き込みポインタ１０と、メモリブロック２０と、読み出しポインタ３０と、動作状態検出部４０とを有する。 - 特許庁

The data signal DATA is input to a memory I/F section 30 via an FIFO memory 110 included in an error detection section 10.例文帳に追加

データ信号ＤＡＴＡは、エラー検出部１０が有するＦＩＦＯメモリ１１０を介してメモリＩ／Ｆ部３０に入力される。 - 特許庁

A memory control circuit 1 reads data for two pictures out of a high-speed memory 2 at high speed and writes them into two FIFO 31 and 32.例文帳に追加

前記メモリ制御回路１は高速メモリ２から２画面のデータを高速に読み出して２個のＦＩＦＯ３１、３２に書き込む。 - 特許庁

To provide a memory access arbitration method capable of maximally using an access speed of a memory for which an FIFO area is set.例文帳に追加

ＦＩＦＯ領域が設定されたメモリを、そのメモリのアクセス速度を最大限に利用できるメモリアクセス調停方法を提供する。 - 特許庁

A reading control circuit 35 reads addresses and data from the FIFO 32, and writes them in the other system memory cross bus or its own system memory.例文帳に追加

読出し制御回路３５はＦＩＦＯ３２からアドレス及びデータを読出し、他系メモリ交差バスあるいは自系メモリへのライトを行う。 - 特許庁

To provide a data transfer device which can always efficiently use a FIFO memory for a plurality of communication channels.例文帳に追加

複数の通信チャンネルのＦＩＦＯメモリを常に効率よく利用し得るデータ転送装置を提供する。 - 特許庁

The interface control part 22 is provided with a handshake control part 24, a FIFO memory 26 and a control register 28.例文帳に追加

インターフェース制御部２２は、ハンドシェイク制御部２４、ＦＩＦＯメモリ２６、制御レジスタ２８を備えている。 - 特許庁

The memory controller 20 reads the BIOS to an FIFO buffer 26 in an execution order according to the command.例文帳に追加

そのコマンドに従い、メモリコントローラ２０は、ＢＩＯＳを実行順序にＦＩＦＯバッファ２６に読出す。 - 特許庁

A nest of birds of prey and a construction site are subjected to video recording by a video recorder and also recorded in a FIFO memory.例文帳に追加

営巣地と工事現場の映像をビデオレコーダーで録画すると共に、ＦＩＦＯメモリで記憶する。 - 特許庁

When the almost full flag of the FIFO memory is established, the bus arbitrating circuit 16 prompts the stop of image data write into the FIFO memory by lowering the priority of image data transfer and when the almost empty flag is established, the bus arbitrating circuit 16 prompts the write of image data into the FIFO memory by raising the priority of image data transfer.例文帳に追加

ＦＩＦＯメモリのオールモストフルフラグが成立した場合、バス調停回路１６は、画像データ転送の優先度を下げてＦＩＦＯメモリへの画像データ書込み停止を促し、オールモストエンプティフラグが成立した場合、バス調停回路１６は、画像データ転送の優先度を上げ、ＦＩＦＯメモリへの画像データの書き込みを促す。 - 特許庁

When the relevant data do not exist, the read access request is entered into the FIFO memory 131.例文帳に追加

一方、該当データが存在しない場合は、ＦＩＦＯメモリ１３１にリードアクセス要求をエントリーする。 - 特許庁

The pattern counter control part 74 reads the expanded sequence program from the FIFO-type memory 60 at a high speed.例文帳に追加

パターンカウンタ制御部７４は、ＦＩＦＯ型メモリ６０から高速で展開シーケンスプログラムを読み出す。 - 特許庁

A FIFO (First-In First-Out) buffer 110 holds the stream data to a stream processing coprocessor from a DMA (Direct Memory Access) control part.例文帳に追加

ＦＩＦＯバッファ１１０はＤＭＡ制御部からストリーム処理コプロセッサへのストリームデータを保持する。 - 特許庁

The trace system is provided with a memory-mapped FIFO 202 capable of being accessed without affecting processor performance.例文帳に追加

トレースシステムは、メモリマップされ、プロセッサ性能に影響を及ぼすことなくアクセス可能なＦＩＦＯ２０２を含む。 - 特許庁

To provide a data delay device which has a small circuit scale and is inexpensive without using any expensive FIFO memory.例文帳に追加

高価なＦＩＦＯメモリを用いることなく、小さな回路規模で安価なデータ遅延装置を提供する。 - 特許庁

The data transfer device (1) is provided with a FIFO buffer memory (10), a writing access port (20) and a readout access port (30).例文帳に追加

データ転送装置(1)は、ＦＩＦＯバッファメモリ(10)、書き込みアクセス部(20)、および読み出しアクセス部(30)を備える。 - 特許庁

An element resulting from the received packet is recorded in a buffer memory (6) composed of a FIFO mode.例文帳に追加

受信したパケットから得た要素は、先入れ先出しモードで構成されるバッファメモリ（６）に記録される。 - 特許庁

An input buffer circuit 13 having a FIFO memory is added to an extension bus 22 of a general personal computer.例文帳に追加

汎用のパソコンの拡張バス２２に、ＦＩＦＯメモリを有する入力バッファ回路１４を追加する。 - 特許庁

To provide a semiconductor integrated circuit having function as a FIFO memory with less power consumption.例文帳に追加

消費電力が少ない、ＦＩＦＯメモリとしての機能を有する半導体集積回路を、提供する。 - 特許庁

The FIFO is dynamically allocated to the selected station and when the FIFO memory associated with the selected station becomes full, older information or older contents are removed out of the FIFO as new information or new contents are applied to the FIFO.例文帳に追加

ＦＩＦＯは、選択された局に動的に割り振られ、それぞれの選択された局に関するそれぞれのＦＩＦＯメモリがいっぱいになると、新しい情報または新しい内容がＦＩＦＯに印加されるにつれて、古い情報または古い内容が、ＦＩＦＯから出される。 - 特許庁

The semiconductor memory has a memory cell array 110, a first selector 140, a second selector 150, a FIFO memory 160, and a deteriorated cell checker 170.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１０と、第１の選択部１４０と、第２の選択部１５０と、ＦＩＦＯメモリ１６０と、劣化セル検査部１７０を備えている。 - 特許庁

An up-down counter 7 counts up according to the writing in the FIFO memory, and counts down according to the data request signal from the device, and outputs the count value as a response signal to the CPU.例文帳に追加

アップダウンカウンタト７は、FIFOメモリへの書込みによりカウントアップし、またデバイスからのデータ要求信号によりカウントダウンし、そのカウント値を応答信号としてCPUへ出力する。 - 特許庁

Then the shared transmission FIFO memory 130 is controlled to make transmission with precedence over an ordinary packet stored in each transmission FIFO of each port at all times.例文帳に追加

そして、マルチキャストパケット用の共有ＦＩＦＯメモリ１３０は、常に、各ポートの送信ＦＩＦＯに格納された通常のパケットに優先して送信するように制御される。 - 特許庁

When data quantity stored in the FIFO memory 24 reaches prescribed quantity, an FIFO write control circuit 23 supplies an interrupt signal MIRQ to a CPU 12.例文帳に追加

ＦＩＦＯライトコントロール回路２３は、ＦＩＦＯメモリ２４に格納されたデータ量が所定量に達すると、ＣＰＵ１２に対して割り込み信号ＭＩＲＱを供給する。 - 特許庁

Image data to which information compression processing is performed by an MPEG2 encoder LSI 22 are stored through an FIFO write control circuit 23 in an FIFO memory 24.例文帳に追加

ＭＰＥＧ２エンコーダＬＳＩ２２により情報圧縮処理が施された画像データは、ＦＩＦＯライトコントロール回路２３を介してＦＩＦＯメモリ２４に格納される。 - 特許庁

The IDE controller 71 converts data input via a LINK 52 and a FIFO memory 61 into command based on the IDE interface to supply it to an HDD 4 via an IDE interface 12.例文帳に追加

IDEコントローラ７１は、LINK５２とFIFOメモリ６１を介して入力されたデータを、IDEインタフェースに基づくコマンドに変換して、IDEインタフェース１２を介して、HDD４に供給する。 - 特許庁

A digital multifunctional machine 1 comprises: a FIFO memory 112 serving as a buffer for temporarily storing data DMA (Direct Memory Access)-transferred from a DDR-SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) 104; and a FIFO memory 114 serving as a buffer for temporarily storing data to be DMA-transferred to the DDR-SDRAM 104.例文帳に追加

デジタル複合機１は、ＤＤＲ−ＳＤＲＡＭ１０４からＤＭＡ転送されてきたデータを一時的に保持するバッファであるＦＩＦＯメモリ１１２と、ＤＤＲ−ＳＤＲＡＭ１０４へＤＭＡ転送するデータを一時的に保持するバッファであるＦＩＦＯメモリ１１４とを備える。 - 特許庁

Even when the operation of writing the contents of a FIFO memory 10 to a flash memory 13 is interrupted by any inevitable state such as a power failure, the write operation is executed again in the capacity unit of the FIFO memory 10 including the address of the flash memory 13 at the time point of interruption.例文帳に追加

フラッシュメモリ１３に対するＦＩＦＯメモリ１０の内容の書き込み動作が停電等の不可避な事態で中断した場合であっても、フラッシュメモリ１３の中断時点のアドレスを含むＦＩＦＯメモリ１０の容量単位で再度書き込み動作を実行する様にした。 - 特許庁

When a local bus is available, the controller 22 controls the FIFO 2 so as to sequentially transfer one or more words of CPU access data stored in the FIFO 2 to a local memory 56 and to execute burst transfer of DMA access data comprising a plurality of words stored in the FIFO 2 to the local memory 56.例文帳に追加

制御器２２は、ローカルバスが使用可能な場合には、ＦＩＦＯ２に格納された１語以上のＣＰＵアクセスデータをローカルメモリ５６に逐次転送し、ＦＩＦＯ２に格納された複数語のＤＭＡアクセスデータをローカルメモリ５６にバースト転送するように、ＦＩＦＯ２を制御する。 - 特許庁

A EBCOT-encoding and decoding device 1 is provided with a bit-modeling device 11, an arithmetic encoding and decoding device 12, a FIFO memory 13 for the input and a FIFO memory 14 for the output.例文帳に追加

ＥＢＣＯＴ符号化/復号装置１は、ビットモデリング装置１１と、算術符号化/復号装置１２と、入力用ＦＩＦＯメモリ１３と、出力用ＦＩＦＯメモリ１４と、制御装置１５とを備えている。 - 特許庁