「FIFO memory」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

FIRST-IN FIRST-OUT(FIFO) TYPE MEMORY CONTROL CIRCUIT DEVICE, IMAGE PROCESSING CIRCUIT DEVICE, AND IMAGE PROCESSING DEVICE PROVIDED WITH THEM例文帳に追加

先入れ先出し型メモリ制御回路装置、画像処理回路装置およびそれらを備えた画像処理装置 - 特許庁

One copy requested by the I/O device 13 is transferred to the memory at ordinary computer FIFO speed.例文帳に追加

Ｉ／Ｏデバイス（１３）によって要求された１コピーは通常のコンピュータＦＩＦＯ速度でメモリへ転送される。 - 特許庁

The cache memory functions as a shared FIFO memory when used for communication between the processors in a multi-processor system, and data that have been used are deleted automatically.例文帳に追加

このキャッシュメモリをマルチプロセッサシステムにおけるプロセッサ間通信に利用すると、共有ＦＩＦＯとして機能し、使用済データは自動的に削除される。 - 特許庁

To provide a DMA controller capable of performing DMA(Direct Memory Access) transfer at high speed by using a burst mode even without mounting a FIFO(First In, First Out) memory.例文帳に追加

ＦＩＦＯメモリを実装しなくてもバーストモードを用いて高速にＤＭＡ転送を行なうことが可能なＤＭＡコントローラを提供すること。 - 特許庁

The memory is a first-in first-out (FIFO buffer or addressable memory and the interface 13 is integrated on the same die as the image sensor.例文帳に追加

前記メモリは、先入れ先出し（ＦＩＦＯ）バッファ、または、アドレス可能メモリであり、このインタフェース１３は、前記画像センサと同一のダイ上に集積される。 - 特許庁

A writing control circuit 31 of a memory cross control circuit writes transfer data through its own system memory write access or the other system memory cross bus in an FIFO 32 being an inside buffer.例文帳に追加

メモリ交差制御回路の書込み制御回路３１は自系メモリライトアクセスあるいは他系からのメモリ交差バス経由の転送データを内部バッファであるＦＩＦＯ３２に書込む。 - 特許庁

To provide a serial access memory having a function possessed by an access memory of the conventional FIFO type and a function possessed by possessed by a serial access memory of a line access type in combination and a data write/read method.例文帳に追加

従来のＦＩＦＯタイプのシリアルアクセスメモリが有する機能と，ラインアクセスタイプのシリアルアクセスメモリが有する機能を兼ね備えたシリアルアクセスメモリおよびデータライト／リード方法を提供する。 - 特許庁

A FIFO for writing is provided between a CPU and an image memory interface for display, and the CPU writes the image data, the character data or a character data-reading command in the FIFO for writing.例文帳に追加

ＣＰＵと表示用画像メモリ・インタフェースの間に書込み用ＦＩＦＯを設け、該ＣＰＵは該書込み用ＦＩＦＯに画像データ、文字データまたは文字データ読出しコマンドを書込む。 - 特許庁

When write from a local bus to a host bus is conducted, a first selector 137 selects an address of a FIFO pointer and stores the address and data in the FIFO buffer of the external memory 150.例文帳に追加

ローカルバスからホストバスへの書き込みがあった場合、第１のセレクタ１３７がＦＩＦＯポインタのアドレスを選択して外付けメモリ１５０のＦＩＦＯバッファにアドレスとデータを格納する。 - 特許庁

Thus, it is not necessary to provide an FIFO buffer exclusively for the input/output circuit by a buffer realized of an in-chip memory and the FIFO control circuit, and the chip area and the costs can be reduced.例文帳に追加

メオンチップメモリとＦＩＦＯ制御回路で実現されるバッファにより入出力回路専用のＦＩＦＯバッファが不要になり、チップ面積を縮小でき、コスト低減が可能になる。 - 特許庁

At a unit 4 side, only when the read data are stored from the first read FIFO 8 in the first memory 1, the next division request is outputted from the first request FIFO 6.例文帳に追加

ユニット４側では、第１リードＦＩＦＯ８から第１メモリ１に前記読み出しデータが格納されて初めて、次の分割要求が第１リクエストＦＩＦＯ６から出力される。 - 特許庁

A data FIFO 23 sequentially stores the write data when a read instruction is input during the write operation and continues the write operation by sequentially outputting the data to a memory cell array 21 after the end of read operation.例文帳に追加

データFIFOは、書込動作の間に読出命令が入力されると書込データを順次貯蔵し、読出動作完了後に順次メモリセルアレーに出力して書込動作を続ける。 - 特許庁

The CPU 12 starts the interruption processing, and reads data stored in the FIFO memory 24 through an FIFO read control circuit 25, and carries out processing for adding a header to a necessary protocol.例文帳に追加

ＣＰＵ１２は、割り込み処理を開始し、ＦＩＦＯリードコントロール回路２５を介してＦＩＦＯメモリ２４に格納されたデータを読み出し、必要なプロトコルヘッダを付加する処理を行う。 - 特許庁

In the case of changing the receiving size of a FIFO memory for asynchronous reception, the electronic apparatus connected to an IEEE1394 serial bus informs the other electronic apparatuses connected onto the IEEE1394 serial bus of this change.例文帳に追加

また、IEEE1394シリアルバスに接続された電子機器は、非同期受信用のFIFOメモリの受信サイズを変更した際に、この変更をIEEE1394シリアルバスに接続されている他の電子機器に伝える。 - 特許庁

In order to solve this problem, a history FIFO is provided in the memory tester and in order to consider the sum of the delays of the pipelines according to the position of the history FIFO, its depth is adjusted.例文帳に追加

これを解決するため、履歴ＦＩＦＯがメモリテスタ中に設けられ、パイプライン遅延の合計をその履歴ＦＩＦＯの位置に応じて考慮するためにその深さが調整される。 - 特許庁

The LINK/PHY 14 is provided with a memory, controlled by the FIFO system and the FIFO stores the DV packet supplied from the 1394 port 15, and the FIFO transfers the stored DV packet to a RAM 13 by means of DMA.例文帳に追加

ＬＩＮＫ／ＰＨＹ１４には、ＦＩＦＯ方式に制御されるメモリが設けられており、１３９４ポート１５から供給されたＤＶパケットがＦＩＦＯへ記憶され、記憶されたＤＶパケットはＦＩＦＯからＲＡＭ１３へＤＭＡ転送される。 - 特許庁

The number of times of the A/D conversion during the noise elimination time window of the A/D converter 1 is defined as n, the data S2 for each A/D conversion are written to a FiFo memory 2 and the conversion data delayed for n times are outputted from the FiFo memory 2.例文帳に追加

Ａ／Ｄ変換器１のノイズ除去時間窓の間のＡ／Ｄ変換回数をｎとして、Ａ／Ｄ変換毎のデータＳ２をＦｉＦｏメモリ２に書き込み、ｎ回遅らせた変換データをこのＦｉＦｏメモリ２から出力する。 - 特許庁

To obtain a FIFO memory control circuit in which disappearance of data caused by overwriting of data and double reading of the same data can be prevented by counting correctly the number of effective data in a memory when a period of a read-out clock is different from that of a write-in clock.例文帳に追加

読み出しクロックと書き込みクロックの周期が異なる場合に、メモリ内の有効データ数を正しく計数して、データの上書きによるデータ消失や同一データの２度読みを防止できるFIFOメモリ制御回路を得る。 - 特許庁

The CPU 11 compares the serial number of the data transferred from the FIFO 15 to the main memory 12 with the serial number stored in the internal register and decides whether or not all data in the FIFO are transferred to the main memory.例文帳に追加

ＣＰＵ１１は、ＦＩＦＯ１５からメインメモリ１２に転送したデータのシリアル番号と、内部レジスタに格納されているシリアル番号とを比較して、ＦＩＦＯ内のデータを全てメインメモリに転送したかどうかを判断する。 - 特許庁

In this picture display device, a signal control circuit 5 is provided with an input memory controller 51, a FIFO-A 52 as a first storage device, a FIFO-B 53 as a second storage device, an output memory controller 54 and an XY timing generator 55.例文帳に追加

信号制御回路５は、入力メモリ・コントローラ５１と、第１の記憶装置としてのＦＩＦＯ−Ａ５２と、第２の記憶装置としてのＦＩＦＯ−Β５３と、出力メモリ・コントローラ５４と、ＸＹタイミング発生器５５とを備えている。 - 特許庁

To provide an FIFO memory control circuit capable of preventing transition to or falling into a wrong operating sequence due to incorrect data generated when the read control of an FIFO memory is in the transient state of starting up a device or by the influence of noise.例文帳に追加

ＦＩＦＯメモリのリード制御が装置立上げの過渡状態やノイズ等の影響で発生する不正データによって誤った動作シーケンスに遷移またははまり込むのを防止可能なＦＩＦＯメモリ制御回路を提供する。 - 特許庁

A system control section 33 in an audio data receiver 3 transmits a fact of a steady-state to an audio data transmitter 1 when data stored in an FIFO memory 32 exceeds 90% of the total capacity of the FIFO memory 32.例文帳に追加

オーディオデータ受信装置３内のシステム制御部３３はＦＩＦＯメモリ３２に蓄積されたデータがＦＩＦＯメモリ３２の全容量の９０％を超えた場合に定常状態である旨をオーディオデータ送信装置１に送信する。 - 特許庁

A disk I/F section 4 stores transfer data received from a filter circuit 2 first to a first FIFO memory 10.例文帳に追加

ディスクＩ／Ｆ部４は、フィルタ回路２から受けた転送データを、例えば、まず第１のＦＩＦＯメモリ１０に記憶させる。 - 特許庁

To provide a communication controller capable of allocating a plurality of kinds and sizes of data to one FIFO memory.例文帳に追加

複数の種類、サイズのデータを１つのＦＩＦＯメモリに割り当てることのできる通信制御装置を提供する。 - 特許庁

In the byte count summation counter 54, a total of the access counter number of requests accumulated in the FIFO memory 23 is monitored.例文帳に追加

バイトカウント総和カウンタ５４で、ＦＩＦＯメモリ２３に蓄積されているリクエストのアクセスカウント数の総和がモニタされる。 - 特許庁

To reduce software process load by dispensing with access for one-bite unit in data access with arbitrary size of an FIFO memory.例文帳に追加

ＦＩＦＯメモリの任意サイズのデータアクセスにおいて、１バイト単位のアクセスを不要にし、ソフトウェア処理負荷を軽減する。 - 特許庁

After the stored compressed data is decompressed, it is sequentially stored into a main memory in a host system through FIFO.例文帳に追加

圧縮され保存されたデータは復元された後、ＦＩＦＯを経由して、ホストシステムのメインメモリに順次保存される。 - 特許庁

To easily perform control of writing and reading to and from an FIFO memory in filter operation of image data containing an edge.例文帳に追加

端部を含む画像データのフィルタ演算において、ＦＩＦＯメモリの書き込みおよび読み出しの制御を容易に行う。 - 特許庁

A FIFO memory 41 stores data according to a write pointer WP, and outputs the data according to a read pointer RP.例文帳に追加

ＦＩＦＯメモリ４１は、ライトポインタＷＰに従ってデータを記憶し、リードポインタＲＰに従ってデータを出力する。 - 特許庁

This command sequencer 52 stores a set of commands successively read for executing scanning in a FIFO memory 56.例文帳に追加

コマンド・シーケンサ（５２）は、スキャンを実行するために順次読み出されるコマンドの集合をＦＩＦＯメモリ（５６）内に格納する。 - 特許庁

A FIFO memory 125 sequentially stores the voice data which is not discarded by the discarding unit 124, and sequentially outputs in the storage order.例文帳に追加

ＦＩＦＯメモリ１２５は、廃棄部１２４が廃棄しなかった音声データを順次格納し、格納順に出力する。 - 特許庁

The line average concentration read from the FIFO type memory S3 receiving the read command is inputted to an adder-subtracter S9.例文帳に追加

読出し指令を受けたＦＩＦＯ型メモリＳ３から読出されたライン平均濃度は、加減算器Ｓ９に入力される。 - 特許庁

A cross bar 420 selects the exposed unit dot control data in a prescribed order and writes the data in an FIFO memory 430.例文帳に追加

クロスバー４２０は、展開された単位ドット制御データを所定の順に選択してＦＩＦＯメモリ４３０に書き込む。 - 特許庁

A DC free encoder 1 has a FIFO memory 2, a look-up head DC controls section 3 and an encoder mapping section 4.例文帳に追加

ＤＣフリー符号化器１は、ＦＩＦＯメモリ２と、ルックアヘッドＤＣ制御部３と、符号化器マッピング部４とを有する。 - 特許庁

A memory 41 is a FIFO for retaining a result where the measurement data of each sampling point is accumulated for a plurality of measurement.例文帳に追加

メモリ４１は各サンプリング点の測定データを複数の測定について累算した結果を保持するＦＩＦＯである。 - 特許庁

The remaining quantity of FIFO circuits 3441 to 3443 is monitored by an internal bus control circuit 342 and data transfer among the FIFO circuits 3441 to 3444 and a main memory 20 is controlled via an internal bus 347 so that no overflow or underflow is caused by the FIFO circuits.例文帳に追加

内部バス制御回路３４２においてＦＩＦＯ回路３４４_1 〜３４４_3 の残量を監視し、これらがオーバーフローおよびアンダーフローを生じないように内部バス３４７を介して、ＦＩＦＯ回路３４４_1 〜３４４_4 とメインメモリ２０との間のデータ転送を制御する。 - 特許庁

The memory 37 has a storage capacity, which is more than twice the amount of information transferred to a high speed bus once, holds the image signals under the control of the controller 33 and outputs the held image signals based on the control of the controller 35.例文帳に追加

FIFOメモリ３７は、高速バス上に１回で転送される情報量の２倍以上の記憶容量を有し、FIFO書き込みコントローラ３３の制御に基づいて画像信号を保持し、FIFO読み出しコントローラ３５の制御に基づいて、保持した画像信号を出力する。 - 特許庁

To provide an FIFO type memory control circuit device, an image processing circuit device, and an image processing device provided with them capable of reducing the load on a CPU, simplifying the device, and increasing the image processing speed by using an FIFO type memory.例文帳に追加

先入れ先出し型メモリを用いてＣＰＵの負荷軽減、装置の簡略化および画像処理の高速化を可能とする先入れ先出し型メモリ制御回路装置、画像処理回路装置およびそれらを備えた画像処理装置を提供する。 - 特許庁

A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.例文帳に追加

データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。 - 特許庁

This memory control device starts a memory read access at the time of setting an address and stores the read data in FIFO in a signal processor so as to perform the memory read access from the CPU at a high speed.例文帳に追加

アドレスを設定した時点でメモリへのリードアクセスを開始し，読み出したデータを信号処理装置内のＦＩＦＯに格納することによって，ＣＰＵからのメモリリードアクセスを高速に行なうことができる。 - 特許庁

A video controller 112 acquires a bus 120, reads out video data from a memory 123, stores the read data in a built-in FIFO, and when the FIFO is filled with data, temporarily releases the bus 120.例文帳に追加

ビデオコントローラ１１２がバス１２０を取得してメモリ１２３からビデオデータを読み出して内蔵のＦＩＦＯに格納した結果当該ＦＩＦＯが一杯になると、バス１２０を一旦解放する。 - 特許庁

A high-speed plotting engine 22 receives the sampled logic signal data as a data sample or a compressed code from the FIFO, and a logic waveform is plotted by using four lines showing each logic state of a memory of the plotting engine.例文帳に追加

高速描画エンジン22は、FIFOからサンプリングされたロジック信号データをデータ・サンプル又は圧縮コードとして受け、描画エンジンのメモリの各ロジック状態を示す４行を使用してロジック波形を描く。 - 特許庁

The FIFO access part 44 writes the input data to the FIFO memory 43 by the value of a register FTLV indicating the size of the input data for every input of data given from the CPU 30.例文帳に追加

ＦＩＦＯアクセス部４４は、ＣＰＵ３０から与えられるデータを入力する毎に、当該入力データのサイズを指すレジスタＦＴＬＶの値だけ、入力データをＦＩＦＯメモリ４３に書込む。 - 特許庁

This arbitration device is provided with: a FIFO memory 21 storing a history of a job running into a predetermined number of processes; and access control part 22 writing the history into the FIFO memory 21 in each execution of the job, referring to the FIFO memory 21 when a new requirement of the job is competitively generated, and determining the job to be executed on the basis of the history.例文帳に追加

予め定める処理数に亘るジョブの履歴を記憶しているＦＩＦＯメモリ２１と、前記ジョブの実行毎に、前記ＦＩＦＯメモリ２１にその履歴を書込んでゆくとともに、新たなジョブの要求が競合して発生した際には、前記ＦＩＦＯメモリ２１を参照し、前記履歴に基づいて実行すべきジョブを決定するアクセス制御部２２とを設ける。 - 特許庁

The FIFO memory 1 is connected to a microprocessor 5 through a data bus 4, data are read out from the FIFO memory 1 by the microprocessor 5, a tag generation circuit 2 is informed that an external cache access to the microprocessor 5 is effective by a valid signal and a suitable tag data signal is sent from the circuit 2 so as to read out data from the FIFO memory 1.例文帳に追加

マイクロプロセッサ５にデータバス４を介して接続されて、そのマイクロプロセッサ５によりデータの読み出しが行われるファーストインファーストアウトメモリ１を設けて、タグ生成回路２に、マイクロプロセッサ５に対して、外部キャッシュアクセスが有効であることをバリド信号により通知させ、かつ適切なタグデータ信号を送出させることにより、ファーストインファーストアウトメモリ１を読み出し可能にする。 - 特許庁