「LATCH-UP」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor device with remarkably high latch-up resistance.例文帳に追加

ラッチアップ耐性が非常に高い半導体装置。 - 特許庁

To prevent latch-up in an image pickup device.例文帳に追加

撮像素子におけるラッチアップ発生を防止する。 - 特許庁

INTEGRATED CIRCUIT IN WHICH LATCH-UP EFFECT CAN BE AVOIDED例文帳に追加

ラッチアップ効果回避可能な集積回路 - 特許庁

METHOD AND DEVICE FOR VERIFYING LATCH UP例文帳に追加

ラッチアップ検証方法及び検証装置 - 特許庁

Therefore, latch-up does not occur even for power-up.例文帳に追加

したがって、パワーアップ時などでもラッチアップが生じることがない。 - 特許庁

The latch piece array 35 includes a plurality of first latch pieces 36 and a second latch piece 37 backed up by an enclosure part 38.例文帳に追加

係止片列３５が、複数の第１係止片３６と囲構部３８によってバックアップされた第２係止片３７とを含む。 - 特許庁

To provide an integrated circuit comprising active latch-up prevention circuitry for preventing latch-up within metal-oxide-semiconductor transistors.例文帳に追加

金属酸化物半導体トランジスタ内のラッチアップの防止を行う能動ラッチアップ防止回路網を備える集積回路を提供すること。 - 特許庁

To restart an integrated circuit causing latch-up without exerting influences on integrated circuits which cause no latch-up.例文帳に追加

ラッチアップが生じた集積回路の再起動を、他のラッチアップが生じていない集積回路に影響を与えずに行うことを可能とする。 - 特許庁

To get rid of a latch-up state without burdening an imaging part when a latch-up occurs in the imaging part.例文帳に追加

撮像部にラッチアップが起きた場合に、撮像部に負担を与えることなくラッチアップ状態を退避する。 - 特許庁

To improve the latch-up resistance of an SCR, and to reduce the direction dependency of the latch-up resistance while scarcely enlarging a layout area.例文帳に追加

レイアウト面積をほとんど増加させることなく、ＳＣＲのラッチアップ耐性を向上させ、かつラッチアップ耐性の方向依存を低減する。 - 特許庁

To prevent the latch up of a semiconductor device having a parasitic thyristor.例文帳に追加

寄生のサイリスタを有した半導体装置のラッチアップを防ぐ。 - 特許庁

ADJUSTABLE BODY BIAS GENERATION CIRCUIT NETWORK WITH LATCH-UP PREVENTION FACILITY例文帳に追加

ラッチアップ防止を有する調整可能なボディバイアス生成回路網 - 特許庁

CIRCUIT STRUCTURE FOR ELECTROSTATIC DISCHARGE PROTECTION HAVING REDUCED RISK OF LATCH-UP例文帳に追加

ラッチアップのリスクが低減された静電放電保護構造 - 特許庁

To avoid latch-up without using an external diode.例文帳に追加

外付けダイオードを用いずに、ラッチアップを回避すること目的とする。 - 特許庁

Therefore, the occurrence of a latch up can be completely prevented.例文帳に追加

したがって、ラッチアップの発生を完全に防止することができる。 - 特許庁

To prevent a CMOS circuit from causing latch-up.例文帳に追加

ＣＭＯＳ回路におけるラッチアップの発生を防止すること。 - 特許庁

SEMICONDUCTOR DEVICE CAPABLE OF BLOCKING ELECTRIC CURRENT FLOW CAUSED BY LATCH-UP例文帳に追加

ラッチアップによる電流の流れを防止できる半導体装置 - 特許庁

To control soft-error and latch-up of a semiconductor device.例文帳に追加

半導体装置のソフトエラーやラッチアップを抑制する。 - 特許庁

SILICON ON INSULATOR LATCH UP PULSE RADIATION DETECTOR例文帳に追加

シリコン・オン・インシュレータ・ラッチアップ・パルス放射線検出器 - 特許庁

To provide a power semiconductor element improved in latch-up resistance.例文帳に追加

ラッチアップ耐量を向上した電力用半導体素子を提供すること。 - 特許庁

To provide a light valve device which has a high pixel density and prevents latch-up.例文帳に追加

画素密度の高くラッチアップを防止する光弁装置の提供。 - 特許庁

To apply desired stress to internal circuits by preventing the occurrence of latch up.例文帳に追加

ラッチアップの発生を防止し、内部回路に所望のストレスを印加する。 - 特許庁

When the handles are pulled up, the spring holds the latch pin in the retreated position.例文帳に追加

ハンドルを引上げるとバネがラッチ掛けピンを引込位置に保持する。 - 特許庁

A latch 82B is pushed up by the lifted bundle and is rotationally turned.例文帳に追加

この上昇した把によってラッチ８２Ｂが押上げられ回動する。 - 特許庁

The latch body 8 is provided with a latch piece 11 supported in a housing 10 to be freely moved up and down, a magnet 14 mounted at the lower surface of the latch piece 11, and a spring 12 for energizing the latch piece 11 to move upward.例文帳に追加

ラッチ体８は、ハウジング１０内に上下動自在に支持したラッチ片１１と、ラッチ片１１の下面に装着された磁石１４と、ラッチ片１１を上向きに移動付勢するばね１２とを備えている。 - 特許庁

The start-up circuit 2 includes a start-up signal generation circuit 3, a delay circuit 4, and a latch circuit 5.例文帳に追加

起動回路２は、起動信号生成回路３と、遅延回路４と、ラッチ回路５とを備えている。 - 特許庁

The latch circuit 11 receives an output signal of the latch circuit 10 at the rise-up of the clock signal CLK, and outputs a detecting signal JUDGE.例文帳に追加

ラッチ回路Ｌ１１はクロック信号ＣＬＫの立上り時にラッチ回路Ｌ１０の出力信号を受け、検知信号ＪＵＤＧＥを出力する。 - 特許庁

The minimum time required to drive the predetermined time up to the full latch region from after it enters the half latch region can be set.例文帳に追加

所定時間をハーフラッチ領域に入ってからフルラッチ領域まで駆動するのに必要な最低限の時間を設定することができる。 - 特許庁

The latch receiver 5 is inserted extending over the overall depth of the engaging-inserting recessed section 6 in the recessed groove 8, and the latch receiver 5 is set up to the space member 7.例文帳に追加

凹溝８にラッチ受け５を係入凹所６の全深さにわたって挿入してラッチ受け５をスペース部材７に取り付ける。 - 特許庁

A latch operation lever 6 which moves the latch members 4, 5 towards the unlocking side is attached slide-free on the supporting member 2 in the case 1, and the spring member 4c, 5c which energize the latch members 4, 5 towards the unlocking side are set up.例文帳に追加

ラッチ部材４，５を解錠側に動作させるラッチ作動杆６がケース内の支持部材２に摺動可能に装着され、ラッチ部材４，５を解錠側に付勢するばね部材４ｃ、５ｃが装着される。 - 特許庁

The dielectric material filled in the extended part of the deepened trench improves the suppression of the latch-up.例文帳に追加

この深くしたトレンチの延長部分を埋める誘電材料がラッチアップの抑制を向上させる。 - 特許庁

To reduce ringing and increase the resistance amount of latch up in a current waveform for driving a heater.例文帳に追加

ヒータを駆動する電流波形において、リンギングを少なく、かつラッチアップの耐量を増加させる。 - 特許庁

Since plural output power supply voltages simultaneously rise, the latch-up of the logic circuit is prevented.例文帳に追加

複数の出力電源電圧が同時に立ち上がるために、ロジック回路のラッチアップが防止される。 - 特許庁

To improve latch up resistance and punch-through resistance in an epitaxial wafer.例文帳に追加

エピタキシャルウェハにおいて、ラッチアップ耐性およびパンチスルー耐性を向上させる。 - 特許庁

The anti-latch-up region (4) has higher maximum doping concentration than the body region (2).例文帳に追加

反ラッチアップ領域（４）は、最大ドープ濃度がボディ領域（２）より高い。 - 特許庁

To provide a horizontal insulated gate bipolar transistor superior in prevention of latch-up.例文帳に追加

ラッチアップの防止に優れた横型絶縁ゲートバイポーラトランジスタを提供すること。 - 特許庁

To improve latch-up resistance without increasing a memory cell array chip area.例文帳に追加

メモリセルアレイチップ面積を増加させることなく、ラッチアップ耐性を向上させる。 - 特許庁

To provide a method and a structure for improving latch up characteristic of a semiconductor element.例文帳に追加

半導体素子のラッチアップ特性を改善する方法及び構造を提供すること。 - 特許庁

To provide a semiconductor device and its manufacturing method capable of preventing latch-up.例文帳に追加

ラッチアップを防止することができる半導体装置及びその製造方法を提供する。 - 特許庁

To realize a semiconductor device having an excellent area efficiency and a superior latch-up resistance.例文帳に追加

面積効率に優れ、且つ、ラッチアップ耐性に優れた半導体装置を実現する。 - 特許庁

SEMICONDUCTOR DEVICE AND GUARD RING LAYOUT METHOD TO OPTIMIZE LATCH-UP PREVENTING EFFECT例文帳に追加

半導体装置およびラッチアップ防止効果を最適化するガードリングレイアウト方法 - 特許庁

Latch-up occurs only in response to incident radiation in the radiation detector.例文帳に追加

放射線検出器内の入射放射線に応答してのみ、ラッチアップが生じる。 - 特許庁

To provide a semiconductor memory device having small standby current and high resistance to latch-up.例文帳に追加

スタンバイ電流が小さく、ラッチアップに強い半導体記憶装置を提供する。 - 特許庁

To provide IGBT where latch-up can be prevented and ON voltage can be reduced.例文帳に追加

ラッチアップを防止でき、かつＯＮ電圧を低減することができるＩＧＢＴを提供すること。 - 特許庁

To provide an element structure that improves latch-up operation of a vertical power IGBT.例文帳に追加

縦型パワーＩＧＢＴのラッチアップ動作を改善する素子構造を提供する。 - 特許庁