「LATCH-UP」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To reduce the pattern area of a CMOS semiconductor integrated circuit device and also to secure high latch-up strength.例文帳に追加

ＣＭＯＳ半導体集積回路装置のパターン面積を縮小するとともに、高いラッチアップ強度を確保する。 - 特許庁

To provide an IGBT in which latch-up is suppressed even in high-voltage high-speed surge and reliability is improved.例文帳に追加

高電圧高速サージに対してもラッチアップを抑制することができ、信頼性の高いＩＧＢＴを提供する。 - 特許庁

Consequently, gate oscillation near the gate pad 3 is reduced even in the load shorting state, and latch-up destruction can be prevented.例文帳に追加

その結果、負荷短絡状態でもゲートパッド３近傍のゲート発振が低減され、ラッチアップ破壊を防止できる。 - 特許庁

To prevent afterimage after power off and latch-up and to reduce the power consumption for driving.例文帳に追加

電源オフ後の残像およびラッチアップの防止を図るとともに、駆動時の低消費電力化が実現できる。 - 特許庁

To provide a semiconductor integrated device having a function capable of surely resetting a latch-up by monitoring a base potential voltage.例文帳に追加

基盤電位をモニターして、確実にラッチアップをリセットできる機能を有する半導体集積装置を提供する。 - 特許庁

To prevent any failure due to latch-up by protecting at least a flash memory section from over-currents.例文帳に追加

少なくともフラッシュメモリ部分を過電流から保護して、ラッチアップなどによる故障を未然に防止すること。 - 特許庁

By this, the abrupt change of the input voltage is suppressed, and the latch-up of the reader/writer transmitting circuit 102 is prevented.例文帳に追加

これにより、入力電圧の急激な変化が抑制されて、リーダライタ送信回路１０２のラッチアップが防止される。 - 特許庁

To provide a method for manufacturing a semiconductor and a device structure which suppress the latch-up in a bulk CMOS device.例文帳に追加

バルクＣＭＯＳデバイスにおけるラッチアップを抑制するための半導体方法およびデバイス構造を提供すること。 - 特許庁

To greatly reduce thermal damage of an IC socket due to latch-up and the like in a semiconductor device occurring during screening.例文帳に追加

スクリーニングにおいて発生する半導体装置のラッチアップなどによるＩＣソケットの熱損傷を大幅に低減する。 - 特許庁

When the handles are pulled up and the latch pin is held in the retracted position, substantially load is not applied on the pin.例文帳に追加

ハンドルが引上げられ、かつラッチ掛けピンが引込位置に保持されるとき、ピンの上には実質的に荷重が加えられない。 - 特許庁

To surely reduce latch-up due to application of a trigger voltage to an output terminal with a minimum necessary circuit area.例文帳に追加

必要最小限の回路面積にて、ＯＵＴへのトリガ電圧の印加によるラッチアップを的確に減少させる。 - 特許庁

To prevent destruction of a guard ring for preventing latch-up due to ESD surge while forming a silicide in the guard ring.例文帳に追加

ラッチアップ防止用のガードリングにシリサイドを形成しつつ、ＥＳＤサージによってそのガードリングが破壊されないようにする。 - 特許庁

To provide a power semiconductor element, the safety operation area(SOA) of which is expanded by improving the latch-up tolerance of the element.例文帳に追加

ラッチアップ耐量を向上して、安全動作領域（ＳＯＡ）を広くした電力用半導体素子を提供すること。 - 特許庁

To provide an insulated gate semiconductor element which is improved in latch-up resistance and withstand voltage, and is lowered in on-voltage.例文帳に追加

高ラッチアップ耐量化および低オン電圧化並びに高耐圧化された絶縁ゲート形半導体素子を提供する。 - 特許庁

To provide a charge pump circuit capable of avoiding latch-up of an output portion in starting without an increase in a circuit scale.例文帳に追加

回路規模の増大を招くことなく、起動時の出力部のラッチアップを回避できるチャージポンプ回路を提供する。 - 特許庁

The latch circuit 10 latches the data strobe signal DQS at the rise-up of the clock signal CLK after elapse of write-latency.例文帳に追加

ラッチ回路Ｌ１０はライトレイテンシ経過後のクロック信号ＣＬＫの立上り時にデータストローブ信号ＤＱＳをラッチする。 - 特許庁

In addition, a p-type latch-up preventing layer PL is provided between a p^+-type contact layer PC and the n-type hole barrier layer NHB.例文帳に追加

さらに、ｐ^＋型コンタクト層ＰＣとｎ型ホールバリア層ＮＨＢの間にｐ型ラッチアップ防止層ＰＬを設ける。 - 特許庁

To provide a light interference angular velocity meter which stabilizes the scale factor, without the occurrence of the phenomenon of latch up or oscillation of a control circuit.例文帳に追加

制御回路のラッチアップや発振現象のないスケールファクタを安定化した光干渉角速度計を提供する。 - 特許庁

To provide a horizontal type power transistor capable of improving the latch-up resistance quantity of a parasitic thyristor and shortening a turn-off period.例文帳に追加

横型構造のパワートランジスタにおいて、寄生サイリスタのラッチアップ耐量を改善するとともに、ターンオフ時間を短縮する。 - 特許庁

To safely reset an active pixel sensor array, without causing significant increase in a current that causes destructive latch-up.例文帳に追加

破壊的なラッチアップを生じさせる電流の顕著な増加をもたらすことなく能動画素センサアレイを安全にリセットする。 - 特許庁

A latch 32 latches a correlation signal at the build up timing of a periodic signal outputted from a VSCO 33.例文帳に追加

相関信号は、ラッチ３２においてＶＳＣＯ３３が出力する周期信号の立ち上がりタイミングでラッチされる。 - 特許庁

To provide an insulated gate semiconductor device with a large load short-circuit resistance capacity which does not cause latch-up easily.例文帳に追加

ラッチアップが生じ難く、負荷短絡耐量が大きな絶縁ゲート型半導体素子及びその製造方法を提供する。 - 特許庁

A base region (channel region) formed by intermittently processing a gate electrode 14 coming closest to a collector is intermittently changed to suppress occurrence of latch-up in the vicinity of the proximate channel region which determines latch-up resistance of an element.例文帳に追加

コレクタに最近接するゲート電極１４を断続的に加工する事で、それに伴い形成されるベース領域(チャネル領域)を断続的に変化させ、素子のラッチアップ耐性を決める最近接チャネル領域付近でのラッチアップの発生を抑える。 - 特許庁

The latch-up of a parasitic thyristor generated, when forming circuit elements on a semiconductor substrate having a formed IGBT Z1, is prevented by a latch-up preventing circuit, using Schottky barrier diodes formed on the semiconductor substrate.例文帳に追加

ＩＧＢＴ・Ｚ１が形成されている半導体基板上に回路素子を形成する際に発生する寄生サイリスタのラッチアップを、半導体基板上に形成されたショットキーバリアダイオードを用いたラッチアップ防止回路により防止するようにしている。 - 特許庁

Thus, speeding up of the flip-flop is assured in the power non-shutdown state and subthreshold leak current at the slave latch part is reduced in an operation power source shutdown state of the master latch part.例文帳に追加

これにより、電源非遮断状態においてフリップフロップの高速化が保障され、マスタラッチ部の動作電源遮断状態においてスレーブラッチ部におけるサブスレッショルドリーク電流が低減される。 - 特許庁

The locking member 41 is movably provided from a lock position where the latch is prevented from rotating through a lock releasing position where the latch is allowed to rotate, and moved to the lock releasing position by being pushed up by the opening fringe 11.例文帳に追加

ロック部材41は、ラッチの回転を妨げるロック位置と、ラッチの回転を許すロック解除位置とにわたり移動可能に設けられ、開口縁部11で押上げられてロック解除位置に移動される。 - 特許庁

To prevent the occurrence of latch-up phenomenon in a differential amplifier circuit and to easily miniaturize a semiconductor device including the differential amplifier circuit.例文帳に追加

差動増幅回路のラッチアップ現象を防止し且つ該差動増幅回路を含む半導体装置の小型化を容易とする。 - 特許庁

The latch plate is in a plate face in approximately parallel in the fitting direction, and has the side edge shut up with both side walls of the housing.例文帳に追加

ラッチプレートは、嵌合方向にほぼ平行な平面内にあり、ハウジングの両側壁により閉じ込められた側縁を有する。 - 特許庁

To provide an electrostatic discharge protection element that is excellent in both anti-ESD protection performance and latch-up resistance performance, and small in layout area.例文帳に追加

耐ＥＳＤ保護性能及び耐ラッチアップ性能の双方が優れ、レイアウト面積が小さい静電気放電保護素子を提供する。 - 特許庁

To provide a semiconductor device capable of obtaining sufficient surge resistance by an element itself, and preventing the latch-up of a CMOS transistor.例文帳に追加

素子自体で十分なサージ耐量が得られ、且つＣＭＯＳトランジスタのラッチアップを防止した半導体装置を提供する。 - 特許庁

The functional elements 7, 11 include at least one window regulator rail 11 up/down moving a window glass and a door latch 7.例文帳に追加

これらの機能要素は、ウインド・ガラスを上下させる少なくとも１つのウインド・レギュレータ・レール（１１）やドア・ラッチ（７）が含まれる。 - 特許庁

To provide a level shift circuit in which a fast operation is performed without pulling up a node with a small latch and a layout area is small.例文帳に追加

小型ラッチでノードをプルアップすることがなく、高速動作し且つレイアウト面積が小さいレベルシフト回路を提供する。 - 特許庁

To provide a semiconductor device capable of reducing switching loss and suppressing current concentration and latch-up in switching.例文帳に追加

スイッチング損失を低減させ、スイッチング時に電流の集中やラッチアップを抑制することができる半導体装置を提供する。 - 特許庁

To provide a semiconductor device proper for preventing the occurrence of latch-up and for a large current use in a charge pump device.例文帳に追加

チャージポンプ装置において、ラッチアップの発生の防止及び大電流化を図るのに適した半導体装置を提供する。 - 特許庁

Accordingly, carrier is not implanted to the active part 14 from the periphery 12 of the element in the side of the rear surface, and therefore latch-up breakdown can be avoided.例文帳に追加

よって、裏面側の素子周辺部１２からアクティブ部１４へのキャリア注入は生じず、ラッチアップ破壊が回避される。 - 特許庁

The interface chip 3 is provided with a protection circuit whose electrostatic breakdown strength and latch-up resistance is large, an analog circuit, and a level shift circuit.例文帳に追加

上記インタフェースチップ３は、静電耐圧およびラッチアップ耐量の大きい保護回路と、アナログ回路と、レベルシフト回路とを備える。 - 特許庁

To make shift data of a shift register be reliably latched by a latch circuit without errors even when a reference clock signal is sped up.例文帳に追加

基準クロック信号が高速化した場合でも、確実にシフトレジスタのシフトデータを誤り無くラッチ回路でラッチさせること。 - 特許庁

The safety circuit has a latch circuit and, once the safety circuit is actuated, the actuation state is retained up to a prescribed timing.例文帳に追加

安全回路はラッチ回路を備え、安全回路がひとたび作動したら、その作動状態が所定のタイミングまで保持される。 - 特許庁

A sliding door of a vehicle is provided with the door closing device having a lock mechanism having a latch and a ratchet, and an actuator for driving the latch up to a full latch position from a half latch position.例文帳に追加

車両のスライドドアにはラッチとラチェットとを備えたロック機構とラッチをハーフラッチ位置からフルラッチ位置まで駆動するアクチュエータとを備えたドア閉鎖装置が設けられており、このドア閉鎖装置の制御装置はハーフラッチスイッチとラチェットスイッチからの検出信号によりスライドドアが開状態から半ドア状態に移行したことを検出したときにアクチュエータを作動させる。 - 特許庁

A lock mechanism 9 includes: a drop rod 90 disposed up/down movably inside the wing door 2; a latch receptacle 91 allowing a tip of the drop rod 90 to latch, the tip projecting from a bottom face of the wing door 2; and an operation lever 92 for moving up/down the drop rod 90.例文帳に追加

ロック装置９は、袖扉２内部に上下動可能に設けられた落とし棒９０と、袖扉２の下面から突出した落とし棒９０の先端が係止する被係止部９１と、落とし棒９０を上下動させる操作レバー９２と、を備える。 - 特許庁

To provide an electrostatic discharge protection element that is excellent in both of ESD resistance protection performance and latch-up resistance performance, and small in layout area.例文帳に追加

耐ＥＳＤ保護性能及び耐ラッチアップ性能の双方が優れ、レイアウト面積が小さい静電気放電保護素子を提供する。 - 特許庁

When an operation part 65a of the lever 65 is pressed in a clockwise direction (A direction), the latch 65b is come off to pop up the seat 30 in the counterclockwise direction.例文帳に追加

レバー６５が操作部位６５ａを時計方向（Ａ方向）に押されると、ラッチが外れ、シート３０は反時計方向にポップアップする。 - 特許庁

To provide a charge pump circuit capable of preventing latch-up, a driver including the charge pump, and a display device including the driver.例文帳に追加

ラッチアップを防止することができるチャージポンプ回路、該チャージポンプ回路を含むドライバー、及び該ドライバーを含むディスプレイ装置を提供する。 - 特許庁

To provide a power source circuit for a display device capable of preventing a latch up and preventing an increase of electric power consumption and a display device.例文帳に追加

ラッチアップを防止し、消費電力の増大を防止することができる表示装置用電源回路及び表示装置を提供する。 - 特許庁

To provide a semiconductor device capable of preventing the deterioration of latch-up resistance upon switching operation without enlarging the size in the direction of surface of a chip.例文帳に追加

チップ面方向の寸法を大きくせずに、スイッチング動作時のラッチアップ耐量の低下を防止できる半導体装置を提供する。 - 特許庁