「LATCH-UP」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The opening/closing device is equipped with a wire 231 for moving the latch bar 181 up to the unlocking position against the urge of the coiled spring 182 in synchronization with the bending of the bending body 221.例文帳に追加

開閉装置は、屈曲体２２１の屈曲に連動してラッチバー１８１をコイルばね１８２の付勢に抗して解錠位置まで移動させるワイヤ２３１を備える。 - 特許庁

To solve a problem that when a camera and an accessory have their voltages stabilized individually, voltage levels of input and output during a communication do not always match each other to cause a latch-up phenomenon.例文帳に追加

カメラとアクセサリーとで別々に電圧を安定化させると、通信を行う際の入出力の電圧レベルが必ずしも一致せず、ラッチアップが発生する。 - 特許庁

To provide a well structure of a high voltage device, which improves the well breakdown voltage, prevents charge-up and latch-up in a substrate to enhance the device performance and reliability, and realizes high integration degree in the device.例文帳に追加

ウェルブレークダウン電圧を改善させ、基板におけるチャージアップ及びラッチアップを防止して素子の性能及び信頼性を向上させ、素子の高集積化を実現することが可能な高電圧素子のウェル構造を提供する。 - 特許庁

A state change monitor circuit 2a outputs a reset signal when detecting an up/down edge of a CLKI and a state change monitor circuit 2b outputs a register latch instruction signal when detecting an up/down edge of DATAI.例文帳に追加

状態変化監視回路２ａで、ＣＬＫＩのアップ／ダウンエッジを検出したときにリセット信号を出力し、状態変化監視回路２ｂで、ＤＡＴＡＩのアップ／ダウンエッジを検出したときにレジスタラッチ指示信号を出力する。 - 特許庁

By changing the generation timing of the latch signal ALATZ according to a set-up time to the clock signal CLK of the input signal ADD, reduction of a standby current is made to be compatible with prevention of a malfunction of the semiconductor memory by erroneous latch of the input signal ADD caused by insufficient setup.例文帳に追加

入力信号ＡＤＤのクロック信号ＣＬＫに対するセットアップ時間に応じて、ラッチ信号ＡＬＡＴＺの生成タイミングを変えることで、スタンバイ電流の削減と、セットアップ不足による入力信号ＡＤＤの誤ラッチによる半導体メモリの誤動作の防止とを両立できる。 - 特許庁

A pin 31 provided with a swelling part is attached to the tip of an overshot 3 pulling up the core tube 9 so that a latch 11 for fixing the core tube 9 cannot slip out unless the latch 11 is completely set in a recessed part for fixation 13 of the outer tube 8 so as to take a sample smoothly.例文帳に追加

コアチューブ９を引き上げるオーバーショット３の先端に膨出部を設けたピン３１を取り付け、コアチューブ９の固定用のラッチ１１が完全にアウターチューブ８の固定用凹部１３にセットされないと抜け出せないようにし、試料採取を円滑におこなえるようにした。 - 特許庁

When a key inserted into the cylinder part 90 is rotated counterclockwise, a pawl part 90C pushes up a pressurizing part 91, thus a sliding plate 51 is elevated, the front end part of an upper latch 60 is turned downward, locking of the upper latch 60 and an upper locking part 27 is released, and the upper door 30 is unlocked.例文帳に追加

シリンダー部90に差し込んだ鍵を反時計方向に回転操作すると、爪部90C が押圧部91を押し上げ、これにより、摺動板51が上昇し、上方ラッチ60の先端部分を下方へ回動させ、上方ラッチ60と上方係止部27との係止を解除し、上扉30の解錠を行う。 - 特許庁

Measured data are converted into digital signals by an analog/digital converter 10 to acquire waveform values of a plurality of phase points of repetitive waveforms while adding up waveform values of same phase points of a prescribed number of sample waveforms to latch addition data into latch circuits 13a to 13g.例文帳に追加

本発明はアナログ／デジタル変換器１０によって、測定データをデジタル信号に変換し、繰り返し波形の複数の位相点の波形値を取得すると共に、所定個のサンプル波形の同一位相点の波形値を加算し、加算データをラッチ回路１３ａ〜１３ｇにラッチする。 - 特許庁

The data transfer trouble by skewing is avoided in transition from a scan shift operation to a system operation, since an input data is latched to a master latch means, synchronized with leading-up of an input lock, and since the input data latched by the master latch means is prevented from being transferred to a slave latch means in the next step, in the transition from the scan shift operation to the system operation.例文帳に追加

スキャンシフト動作からシステム動作に遷移する際に、入力クロックの立下がりに同期して入力データをマスターラッチ手段にラッチさせる一方、当該マスターラッチ手段にラッチされる入力データが次段のスレーブラッチ手段に転送されるのを阻止するので、スキャンシフト動作からシステム動作に遷移する際のスキューによるデータ転送不具合を回避し得る。 - 特許庁

When a power is on, the latch circuit 29 becomes a reset state, so that the constant current source 24 operates at a constant current and the excess current detection level is heightened to prevent defective start-up.例文帳に追加

電源の投入時は、ラッチ回路２９がリセット状態となるので、定電流源２４が定電流動作し、過電流検知レベルを大きくして起動不良を防ぐことができる。 - 特許庁

Furthermore, the power source control circuit lowers the voltage to be applied to the power source lines VL1, GL1 which are provided in the one bit column in which the latch up is generated, etc., to a prescribed value according to the detection signal 1.例文帳に追加

また、電源制御回路は、検知信号１に応じて、ラッチアップの発生した１ビット列に設けられた電源線ＶＬ１、ＧＬ１等に与える電圧を所定値まで低下させる。 - 特許庁

To provide a semiconductor device, with which a power source is separated inside the semiconductor device and latch-up will not occur, even if there is a slight time difference in the rise of power supplied from the outside.例文帳に追加

半導体装置内部で電源が分離され、外部から供給する電源の立ち上がりに多少時間差があってもラッチアップが発生しない半導体装置の実現。 - 特許庁

To enable a semiconductor integrated circuit device, such as a standard cell or the like possessed of basic cell rows designed by an automatic arrangement/wiring program to be protected against a latch-up phenomenon without causing it to increase in area.例文帳に追加

自動配置配線プログラムで設計される基本セル列を有するスタンダードセル等の半導体集積回路装置のラッチアップを、そのチップ面積を増大させることなく防止する。 - 特許庁

Therefore, the fuel nozzle can be attached/detached (latching/latch-canceling) to/from the latching part while holding parts of the pair of the operating elements by both hands without highly lifting up the fuel nozzle.例文帳に追加

そのため、給油ノズルを高く持ち上げることなく、しかも、両手で一対の操作体の把持部を把持したまま、係止部に給油ノズルを着脱（係止・係止解除）することができる。 - 特許庁

To provide a semiconductor device where the occurrence of the high frequency oscillation of gate voltage can be reduced even in a load shorting state or latch-up destruction can be prevented even if gate voltage oscillates.例文帳に追加

負荷短絡状態でもゲート電圧の高周波発振の発生を低減でき、またゲート電圧が発振する場合でも、ラッチアップ破壊を防止できる半導体装置を得る。 - 特許庁

Therefore, it can be prevented that a current flows into the short-circuit portion of a defective memory cell MC and moreover a leak current can be kept small even when the latch-up phenomenon is generated.例文帳に追加

したがって、不良なメモリセルＭＣのショート部分に電流が流れるのを防止することができ、また、ラッチアップ現象が生じてもリーク電流を小さく抑えることができる。 - 特許庁

To provide such a safe temporary scaffolding bracket as a latching state of a clamp latch for latching a scaffolding board is not unlatched in the case a locking arm is sprung up.例文帳に追加

係止用アームを跳ね上げたとき、足場板を掛け止めるクランプ留め金具の掛け留め状態が解除されることのない安全な仮設足場用ブラケットを提供することを課題とする。 - 特許庁

To provide a semiconductor device at low cost, in which peripheral circuits and a lateral high withstanding voltage transistor having high ESD resistance and latch-up resistance by suppressing increase of an on-resistance are mixedly loaded together.例文帳に追加

周辺回路と、オン抵抗の上昇が抑えられ、高いＥＳＤ耐量、およびラッチアップ耐量を有する横型高耐圧トランジスタとが混載された半導体装置を低コストで提供する。 - 特許庁

To provide an internal voltage generator for a semiconductor memory device which can prevent latch-up phenomenon and chip damage caused by excessive current flowing through the device.例文帳に追加

素子内の過度な電流が流れることによって引き起こされるラッチアップ現象及びチップの損傷を防止できる半導体メモリ素子の内部電源電圧発生装置を提供すること。 - 特許庁

To provide a semiconductor integrated circuit that has no parasitic motion such as latch-up and outputs a DC voltage boosted by a clock input signal, and a voltage boosting method using the same.例文帳に追加

クロック入力信号により昇圧されたＤＣ電圧を出力するラッチアップ等の寄生動作のない半導体集積回路及びそれを用いた電圧昇圧方法を実現する。 - 特許庁

To provide a phase modulator drive circuit, which allows the phase to be adjustable over a wide range of environmental temperatures and has an automatic phase adjusting function who will not latch up due to noise, etc.例文帳に追加

広範囲の環境温度で位相調整が可能であり、ノイズ等によりラッチアップすることの無い自動移相調整機能を備えた位相変調器駆動回路を提供する。 - 特許庁

If a wafer burn-in test operation is performed under such power supply system, a DC current path formed by a latch-up phenomenon of a memory cell can be surely cut off.例文帳に追加

このような電源システムの下で、ウェハバーンインテスト動作が実行される場合に、メモリセルのラッチアップ現象により生じるＤＣ電流経路を確実に遮断することができる。 - 特許庁

In the CMOS circuit 10, since a current path is not formed between the N-channel transistor 11 and the P-channel transistor 12 due to a parasitic transistor, the occurrence of latch-up can be completely prevented.例文帳に追加

ＣＭＯＳ回路１０によれば、Ｎチャネルトランジスタ１１とＰチャネルトランジスタ１２の間に寄生トランジスタによる電流パスが形成されないため、ラッチアップの発生を完全に防止できる。 - 特許庁

To enable dissolving problems such as 'increase of loss by back gate effect', 'increase of a cost', 'fear of latch-up and charge leak', and the like which are caused in the case of making power source voltage lower, with simple circuit constitution.例文帳に追加

簡単な回路構成によって、低電圧化に際して発生する「バックゲート効果による損失増大」,「コストの増大」および「ラッチアップやチャージ漏れの危険性」等の問題を解決する。 - 特許庁

Thus, the speed increase of an access period decided from the Fall edge F1 by the set up amount (tS) is attained in the address latch, and the penalty for the amount of 1/2tCK becomes mitigable.例文帳に追加

これにより、アドレスラッチにおいて、ＦａｌｌエッジＦ１から決まるアクセス時間をセットアップ分(ｔＳ)だけ高速化することができ、１／２ｔＣＫ分のペナルティを緩和することが可能になる。 - 特許庁

A misoperation or a latch-up of the semiconductor device occurs due to a forward current accompanying a turn-on of a parasitic diode by a negative change of the high-voltage side offset voltage.例文帳に追加

高圧側浮遊オフセット電圧の負変動による寄生ダイオードのターンオンに伴う順電流、あるいはその後の逆回復電流により、半導体装置の誤動作やラッチアップが生じる。 - 特許庁

In a second mode, the radiation detector has a silicon-on insulator PNPN diode structure and latch-up occurs only in response to incident radiation in the radiation detector.例文帳に追加

第２の態様は、シリコン・オン・インシュレータＰＮＰＮダイオード構造を備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、放射線検出器である。 - 特許庁

By using a double-crown, a latch connected to a bucket hanging rope is latched to a second crown, and the underground buried object 4 is pulled up together with the excavating body 20 by using a device having a hoisting force stronger than that of a winch winding up the bucket hanging rope.例文帳に追加

ダブルクラウンを用い、バケット吊りロープに接続された掛金を第２のクラウンに掛け、バケット吊りロープを巻上げる巻上ウインチより強力な巻上げ力を有する装置を用いて掘削体２０と共に地下埋設体４を引上げる。 - 特許庁

To provide a document reading apparatus which accurately detects that a peripheral member such as a platen glass is charged to cause latch-up in a semiconductor integrated circuit such as a lamp lighting control IC, thereby preventing a lighting failure of a light source due to latch-up of the lighting control IC caused by charging of the platen glass.例文帳に追加

原稿台ガラス等の近傍部材がランプ点灯制御ＩＣ等の半導体集積回路にラッチアップを近々生じさせるような帯電状態にあることを精度よく検知可能な帯電検知装置を開発し、原稿台ガラスの帯電を原因とした点灯制御ＩＣのラッチアップによる光源の点灯不良の発生を未然に防ぐことが可能な原稿読取装置を提供する。 - 特許庁

When a detection circuit 21 detects the timing of a path which makes the set up sever, a selector circuit 23 switches, in response to the detection output, a route to selectively transfer a signal which latches a data signal at a timing faster than the latch timing of the delivery side of the data signal at the timing of the path in a latch circuit 22.例文帳に追加

そして、検知回路２１がセットアップの厳しくなるパスをとるタイミングを検知したら、その検知出力を受けてセレクタ回路２３は、ラッチ回路２２において当該パスのタイミングでデータ信号を渡す側のラッチタイミングよりも早いタイミングで当該データ信号をラッチした信号を選択して転送する経路に切り替える。 - 特許庁

To increase a latch-up resistance and to reduce a leakage current at a reverse voltage applying time by improving a trade-off relation between an on voltage and turn-off loss of a MOS semiconductor device such as an IGBT or the like.例文帳に追加

ＩＧＢＴ等のＭＯＳ半導体装置のオン電圧／タ─ンオフ損失間のトレードオフ関係を改善し、またラッチアップ耐量の増大、逆電圧印加時の漏れ電流の低減を図る。 - 特許庁

A plate shaped and long supporting member 2 is set up inside the sheetlike space of the case 1 and the latch members 4, 5 of the front frame locking mechanism A are pivoted rotating-free on the supporting member 2 in the case 1.例文帳に追加

ケース１の板状空間内に板状で長尺の支持部材２が配設され、前面枠施錠機構Ａにはラッチ部材４，５がケース１内の支持部材２に回動可能に枢支される。 - 特許庁

To provide a trunk for a vehicle allowing a latch assembly of a locking device to be operated to release the locking state in the trunk so that the occurrence of an unexpected accident such as shut-up or the like can be prevented.例文帳に追加

トランク内において、施錠装置のラッチアセンブリーを操作して施錠状態を解錠できるようにして閉じ込め等の不測の事故発生を防止することができる車両用トランクを提供する。 - 特許庁

In this case, impurity concentration of the p-type latch-up preventing layer PL is set higher than that of the p-type channel forming layer PCH but lower than the p^+-type contact layer PC.例文帳に追加

このとき、ｐ型ラッチアップ防止層ＰＬの不純物濃度は、ｐ型チャネル形成層ＰＣＨの不純物濃度よりも高く、ｐ^＋型コンタクト層ＰＣの不純物濃度よりも低くなっている。 - 特許庁

To attain sure maintenance of stored data in an SRAM (Static Random Access Memory) by preventing the stored data from being destructed by a latch-up phenomenon even when a soft error occurs due to a neutron.例文帳に追加

ＳＲＡＭ（Static Random Access Memory）において、中性子によるソフトエラーが発生した場合であってもラッチアップ現象によって記憶データが破壊されることを防止して、記憶データを確実に維持できるようにする。 - 特許庁

Then a difference between a last period b counted by the 16-bit up-counter 71 and a second last period latched by the latch circuit is subtracted from the last period, to thereby operate an expected period in the present time.例文帳に追加

１６ビットのアップカウンタ７１が計数した前回の周期ｂとラッチ回路にラッチされた前々回の周期との差分を前回の周期から差し引いて、今回の予測周期を演算する。 - 特許庁

As far as the seat cushion 2 is put in the seated attitude position P11, even if the cam plate 23 is pulled up to release locking, it strikes on the stopper plate 17 to prevent the latch plate 22 from coming off the striker 18.例文帳に追加

シートクッション２が着座姿勢位置Ｐ１１にあるかぎり、カムプレート２３を引き上げてロック解除しようとしてもストッパープレート１７に当たり、ラッチプレート２２がストライカー１８から外れないようにする。 - 特許庁

To provide a semiconductor device fully suppressing latch-up of a logic circuit due to a surge etc., and also suppressing an increase in an occupied area in a periphery of an input.例文帳に追加

サージ等によるロジック回路でのラッチアップ発生を十分に抑制することができると共に、入力パッド周辺部での占有面積増大を抑制することのできる半導体装置を提供する。 - 特許庁

To provide a semiconductor device, which can reduce leak currents of lateral and longitudinal parasitic bipolar transistors of a CMOS circuit and improve latch-up tolerance, and its manufacturing method.例文帳に追加

ＣＭＯＳ回路における横形及び縦形の寄生バイポーラトランジスタの漏れ電流を低減すると共に、ラッチアップ耐性を向上することができる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a self aligned MOS transistor having a well bias region and its manufacturing method which complies with a highly integrated semiconductor element and can effectively impress a well bias without generating latch-up.例文帳に追加

高集積化された半導体素子に適合し、ラッチ−アップが発生しない効果的にウェルバイアスを印加できる自己整列されたウェルバイアス領域を有するモストランジスタ及びその製造方法を提供する。 - 特許庁

To perform drive at high withstand voltage and a large current, to increase latch-up resistance and to lower on-resistance per unit area in a device for which a horizontal MOS transistor and a bipolar transistor are merged.例文帳に追加

横型ＭＯＳトランジスタとバイポーラトランジスタを融合したデバイスにおいて、高耐圧で、大電流での駆動を可能とし、ラッチアップ耐量を高くし、単位面積あたりのオン抵抗を低くすること。 - 特許庁

To prevent a latch-up phenomenon which can be generated between internal electric potentials in forming two kinds or more of internal electric potentials, having different target electric potentials by adjusting the operation timing of a charge pump.例文帳に追加

異なる目標電位を有する２種類以上の内部電位の生成の際にチャージポンプの動作時期を調節し、これらの電位の間に発生され得るラッチアップ現象を防止できるようにすること。 - 特許庁

When tripping happens, the reset button 5 is released from the latch and goes up by the repulsive force of a main spring 19 and the trip display board 20 moves to the trip display position by the repulsive force of the return spring 21.例文帳に追加

トリップが発生すると、リセットボタン５がラッチを解かれてメインスプリング１９の反発力で上昇し、トリップ表示板２０が復帰スプリング２１の反発力でトリップ表示位置に移動する。 - 特許庁

Thus, a resistance component (resistance means) is formed which is connected in series to the sources 10S and 20S, so the latch-up appropriately reduced with a simple structure.例文帳に追加

これにより、抵抗成分（抵抗手段）が形成されてこの抵抗成分（抵抗手段）がソース１０Ｓ，２０Ｓに直列に接続されるため、簡単な構造で的確にラッチアップを減少させることができる。 - 特許庁

To provide a semiconductor device in which an IGBT cell and a diode cell are formed in the same semiconductor substrate, wherein latch-up in the IGBT cell is prevented while recovery characteristics of the diode cell are maintained.例文帳に追加

ＩＧＢＴセルとダイオードセルとが同じ半導体基板に設けられた半導体装置において、ダイオードセルにおけるリカバリー特性を維持したまま、ＩＧＢＴセルにおけるラッチアップを防ぐこと。 - 特許庁