「MULTIPROCESSOR」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a multiprocessor device capable of suppressing an increase of cost or weight, and properly deciding an abnormality of a processor while securing a real time property of information processing.例文帳に追加

コストや重量の増大を抑制すると共に情報処理のリアルタイム性を確保しつつ、プロセッサの異常を適切に判定することが可能なマルチプロセッサ装置を提供すること。 - 特許庁

To provide a vehicle-mounted multiprocessor system capable of flexibly performing functions required by a vehicle to which the system is mounted such as specifications of peripheral circuits and the assignment of a processor to a task.例文帳に追加

周辺回路の仕様やタスクに対するプロセッサ割り当て等、搭載される車両が要求する機能を柔軟に実現することが可能な車載マルチプロセッサシステムを提供する。 - 特許庁

To provide a shared memory access assurance system which does not have to make subsequent instruction execution wait for the purpose of store sequence assurance in a multiprocessor system having a shared memory.例文帳に追加

共有メモリを有するマルチプロセッサシステムにおいて、ストアの順序保証のために後続の命令実行を待たせる必要のない共有メモリアクセス順序保証方式を提供する。 - 特許庁

To provide an operating system for a non-uniform memory access (NUMA) multiprocessor system, representing a hierarchical tree structure to maintain the most efficient level of affinity and to maintain balanced processor and memory loads.例文帳に追加

最も効率的なレベルの親和性を維持し、プロセッサおよびメモリ負荷の均衡化を維持する階層ツリー構造を表わす、ＮＵＭＡマルチプロセッサ・システム用オペレーティング・システムを提供する。 - 特許庁

When threads are executed in the multiprocessor system, an operating system or a hypervisor continuously learns the execution characteristics of the threads, and saves information in thread-specific control blocks.例文帳に追加

スレッドがマルチプロセッサ・システムで実行される場合、オペレーティング・システムまたはハイパーバイザは、スレッドの実行特徴を連続して習得し、スレッド特有の制御ブロック内に情報を保存する。 - 特許庁

To provide a multiprocessor system, capable of surely preventing malfunction resulting from duplication of an address space assigned to a peripheral device even when the peripheral device is shared by a plurality of processors.例文帳に追加

複数のプロセッサが周辺装置を共有しても、当該周辺装置に割り当てられたアドレス空間の重複に起因する誤動作を確実に防止し得るマルチプロセッサシステムを提供する。 - 特許庁

To efficiently equalize dynamic workloads with a small overhead when a program having unequal workloads to data is executed, in a distributed memory type multiprocessor system.例文帳に追加

分散メモリ型マルチプロセッサシステムにおいて、データに対する作業負荷が不均等であるようなプログラムを実行する際に動的な作業負荷の均等化を少ないオーバヘッドにより効率的に行う。 - 特許庁

An MP simulator 2 calculates the next inter-processor communication execution start time from the time intervals I1 and I2 by using a non-blocking access control table 2a and evaluates the performance of a multiprocessor system.例文帳に追加

ＭＰシミュレータ２は、ノンブロッキングアクセス管理テーブル２ａを用いて、上記Ｉ１，Ｉ２より、次のプロセッサ間通信実行開始時刻を算出し、マルチプロセッサ・システムの性能評価を行う。 - 特許庁

This multiprocessor system having a plurality of central processors and a plurality of main storage devices has a plurality of output parts, a plurality of input ports, a crossbar part, and an output destination information comparison part.例文帳に追加

複数の中央処理装置と複数の主記憶装置とを備えるマルチプロセッサシステムは、複数の出力部と、複数の入力ポートと、クロスバ部と、出力先情報比較部とを具備する。 - 特許庁

The control system of an internal combustion engine equipped with a multiprocessor includes a routine processing means in which each processor sequentially processes an interrupt routine ca in synchronization with a crank angle.例文帳に追加

マルチプロセッサを搭載した内燃機関の制御装置において、各プロセッサがクランク角に同期して割込みルーチンｃａを順番に処理するルーチン処理手段を備えることを特徴とする。 - 特許庁

To provide an inexpensive multiprocessor system comprising one or more high-speed accessible processors by limiting the function of some processors of the plurality of processors.例文帳に追加

一又は複数のプロセッサが高速アクセス可能であり、複数のプロセッサのうちの一部のプロセッサの機能を限定することにより、安価なマルチプロセッサシステムを提供することを課題とする。 - 特許庁

To provide a debugging support device for stopping a plurality of processors included in a multiprocessor system nearly at the same time and with efficiency, and for accurately obtaining status of each processor in occurrences of breakpoints.例文帳に追加

マルチプロセッサシステムに含まれる複数のプロセッサを略同時にかつ効率的に停止し、ブレークポイント発生時の各プロセッサの状態を正確に把握できるデバッグ支援装置を提供する。 - 特許庁

To provide a multiprocessor, a debugging device, and a debug method for executing steps in order of a program even when there are a plurality of CPU cores in one chip.例文帳に追加

１つのチップの中に複数のＣＰＵコアがある場合でも、プログラムの順序どおりのステップ実行を行うことができるマルチプロセッサ、デバッグ装置およびデバッグ方法を提供する。 - 特許庁

To enable an analysis of relationship between a task transition and performance information such as mis-caching in a multiprocessor system and to clearly identify a relationship between a parallel degree and the task transition of the system processing.例文帳に追加

マルチプロセッサシステムにおけるタスク遷移とキャッシュミスなどの性能情報とを関連させた分析を可能にし、またシステム処理の並列度とタクス遷移との関連を明確にする。 - 特許庁

It features efficient support for sharing, a clean separation of machine-independent and machine-dependent features, as well as (currently unused) multiprocessor support. 例文帳に追加

この実装は、メモリ共有の効率が良く機種依存部分と機種非依存部分がきれいに分離されていて、(現在は使われていませんが) マルチプロセッサに対応しているという特徴を持っています。 - FreeBSD

To provide a multiprocessor system which improves the processing efficiency while preventing the increase of overhead due to task delivery between a plurality of processors and mutual interferences between tasks.例文帳に追加

複数のプロセッサ間におけるタスクの受け渡しによるオーバーヘッドの増大、及び、タスク間の相互干渉を防止しながら処理効率を向上させるマルチプロセッサシステムを提供すること。 - 特許庁

A first multiprocessor design is created, including at least one module from among the plurality of modules, and the number of modules to be deleted and/or added is preliminarily selected from the first design.例文帳に追加

複数のモジュールのうち１つ以上のモジュールを含む、第１のマルチプロセッサ設計を生成し、この第１の設計から、削減する、及び／又は、追加するモジュールの数を予め選択する。 - 特許庁

To obtain a semiconductor integrated circuit device having a multiprocessor mounted thereon, which is capable of simultaneously stopping only programs of desired processors when debugging a plurality of processors having different configurations.例文帳に追加

複数の異なる構成をしたプロセッサのデバッグを行う際、所望のプロセッサのプログラムのみを同時に停止させることが可能なマルチプロセッサを搭載した半導体集積回路装置を得る。 - 特許庁

Accordingly, together with instructions specified to global memory operations, freedom of operations provided by the partial memory operation improves operation throughput for a shared multiprocessor computing environment.例文帳に追加

したがって、グローバル・メモリ動作に対して指定された指示とともに、局所メモリ動作に提供された動作の自由が、共用マルチプロセッサ・コンピューティング環境のための動作のスループットを改善する。 - 特許庁

This system has computer subsystems for multiprocessor or general computer constitution and plug-in connection places (26) for a central arithmetic processor (11) are arranged on a circuit board.例文帳に追加

マルチプロセッサーまたは汎用コンピュータを構成する複数のコンピュータサブシステムを有し、回路基板に中央演算処理装置（１１）用の複数のプラグイン接続個所（２６）が配置されている。 - 特許庁

To provide an application interface for multiprocessor, with which plural test code sequences can be simultaneously executed in plural processors by managing the processors to execute prescribed test code sequences.例文帳に追加

所定のテストコードシーケンスを実行するプロセッサを管理することによって、複数のプロセッサで同時に複数のテストコードシーケンスを実行可能な、マルチプロセッサのアプリケーションインターフェースを提供する。 - 特許庁

METHOD FOR ANALYZING LARGE-SIZED DISK RESIDENT DATA SET BY USING PATIENT RULE INDUCTION METHOD INSIDE COMPUTER SYSTEM, INSIDE PARALLEL ARCHITECTURE COMPUTER AND INSIDE SYMMETRICAL MULTIPROCESSOR ARCHITECTURE COMPUTER例文帳に追加

コンピュータシステム内、並列アーキテクチャ・コンピュータ内、及び、対称的マルチプロセッサ・アーキテクチャ・コンピュータ内で患者導入規則法を用いて大型ディスク常駐データ・セットを分析する方法 - 特許庁

To provide an information processing technique capable of shortening processing time or improving processing efficiency in processing of a plurality of files by further effectively utilizing parallel processing property by a multiprocessor.例文帳に追加

マルチプロセッサによる並列処理性をより有効に活かして、複数のファイルを処理する際の処理時間の短縮や処理効率の向上が可能な情報処理技術を提供する。 - 特許庁

The Scalable Coherent Interface [SCI92] is a standard for large multiprocessor systems and shared memory architectures where it shall replace standard busses to overcome their limitations in bandwidth and scalability. 例文帳に追加

SCI(scalable coherent interface)は,大規模多重プロセッサシステムおよび共有メモリアーキテクチャにおいて,それらの帯域幅とスケーラビリティの制限事項を克服するために標準バスを置換する標準である． - コンピューター用語辞典

To provide a multiprocessor system for enabling parallel processing in consideration of fixing or non-fixing of a unit processor of a task while using resources of a program such as an OS of a conventional function-distributed processor.例文帳に追加

従来の機能分散型プロセッサのＯＳ等プログラムの資産を流用しながらタスクの単位プロセッサの固定、非固定をも考慮した並列処理が可能なマルチプロセッサシステムを提供する。 - 特許庁

To provide a circuit for realizing a function, that is equivalents to a function of atomic-LOAD/STORE, in the case of constructing a multiprocessor system using a processor which does not have the function of atomic-LOAD/ STORE.例文帳に追加

本発明は、atomic-LOAD/STORE の機能を持たないプロセッサを用いてマルチプロセッサシステムを構築する場合に、atomic-LOAD/STORE の機能と同等の機能を実現する回路を提供することを目的とする。 - 特許庁

The multiprocessor system includes: a host processor 12; a co-processor 14 which is operated as the accelerator of the host processor 12 and executes the service; and a bus 16 connecting the host processor 12 to the co-processor 14.例文帳に追加

ホストプロセッサ１２と、ホストプロセッサ１２のアクセラレータとして動作して、サービスを実行するコプロセッサ１４と、ホストプロセッサ１２とコプロセッサ１４とを接続するバス１６と、を備える。 - 特許庁

To specify a state of all processors and an external event on the basis of a fact and to securely and speedily find and remove the error of a program in a multiprocessor system.例文帳に追加

マルチプロセッサシステムにおいて、全てのプロセッサの状態と外部の事象とを事実に基づいて特定し、プログラムの誤りの発見と除去とを確実かつ迅速に行えるようにする。 - 特許庁

To highly efficiently transfer data at high sped even when the number of processors is increased and the scale of a multiprocessor system is expanded.例文帳に追加

本発明はマルチプロセッサシステム及びデータ転送方法に関し、プロセッサの数が増大し、マルチプロセッサシステムが大規模化しても、データ転送を高速に、且つ、高効率に行うことを可能とすることを目的とする。 - 特許庁

To continue operation by guaranteeing the coherency of data even when an uncorrectable fault is generated in an entry of a tag memory in a multiprocessor system provided with a plurality of CPUs each of which is loaded with a cache.例文帳に追加

キャッシュを搭載したCPUを複数備えたマルチプロセッサシステムにおいて、タグメモリのエントリに訂正不可能障害が発生した場合であっても、データのコヒーレンシを保証し、動作を継続できるようにする。 - 特許庁

A register 140 for instructing the invalidation of a page of a remote node is provided in each node of a main storage shared multiprocessor and all nodes are notified that writing is performed in the register 140.例文帳に追加

各ノードに、初期化中のページを指示するためのレジスタ、及び、ＯＳがページを回収した際に、他のノードのキャッシュ上のデータをページ毎に無効化することを指示するためのレジスタをもうける。 - 特許庁

In the multiprocessor system configured by the plurality of processors connected with a shared memory, each the processor recognizes its own processor ID on the basis of data stored in the shared memory at the booting.例文帳に追加

また、共有メモリを接続した複数のプロセッサで構成したマルチプロセッサシステムにおいて、各プロセッサは、ブート時に共有メモリに記憶されたデータに基づいて自己のプロセッサＩＤを認識するようにした。 - 特許庁

The virtual multiprocessor system includes a logical processor control part 102 which assigns time slices to the logical processors 101, and controls sequential execution of the logical processors 101 with the time slices assigned thereto in a time-division manner.例文帳に追加

また、各論理プロセッサ１０１にタイムスライスを割当てて、タイムスライスを割り当てた論理プロセッサ１０１が時分割で順番に実行を行うよう制御する論理プロセッサ制御部１０２とを設ける。 - 特許庁

To provide a symmetric multiprocessor data processing system (SMP) that implements a TLBI protocol, which enables multiple TLBI operations (for making a conversion index buffer TLB disabled) from multiple processors within a partition to complete concurrently.例文帳に追加

パーティション内の複数のプロセッサからの複数のＴＬＢＩオペレーションのコンカレントな完了を可能にするＴＬＢＩプロトコルを具体化する、対称マルチプロセッサ・データ処理システム（ＳＭＰ）を提供する。 - 特許庁

To easily designate a specific CPU that takes over the processing of another faulty CPU for every task in a multiprocessor system.例文帳に追加

マルチプロセッサシステムにおいて，あるＣＰＵが故障した場合に，そのＣＰＵの処理を他のＣＰＵがタスク単位で引き継ぐときに，どのＣＰＵが引き継ぐかを簡単に指定することができるようにすることを目的とする。 - 特許庁

To securely perform a shift to a power saving/normal mode even when a memory to be turned off in a power saving mode is a shared memory in a multiprocessor/multicore system constituted of a main system and a subsystem.例文帳に追加

メインシステムとサブシステムとから構成されるマルチプロセッサ／マルチコアシステムにおいて、省電力モード時にオフされるメモリが共有メモリである場合にも、安全に省電力／通常モードに移行する。 - 特許庁

To highly efficiently transfer data at high speed even when the number of processors is increased and the scale of a multiprocessor system is expanded.例文帳に追加

本発明はマルチプロセッサシステム及びデータ転送方法に関し、プロセッサの数が増大し、マルチプロセッサシステムが大規模化しても、データ転送を高速に、且つ、高効率に行うことを可能とすることを目的とする。 - 特許庁

In the multiprocessor system 100, an interruption generation part 24 of a first processor generates interruption to a second processor when a predetermined call instruction is executed in a main routine under execution.例文帳に追加

マルチプロセッサシステム１００において、第１のプロセッサの割込発生部２４は、実行中のメインルーチンにおいて所定のコール命令を実行したとき第２のプロセッサに対して割込を発生させる。 - 特許庁

The multiprocessor system includes a processor unit (PU) 10 for control, a plurality of sub-processor units (SPU) 20a for computation having local memories 22a-22h, and a main memory 120.例文帳に追加

制御用のプロセッサユニット（ＰＵ）１０と、それぞれがローカルメモリ２２ａ〜２２ｈをもつ複数の演算用のサブプロセッサユニット（ＳＰＵ）２０ａ〜２０ｈと、メインメモリ１２０とを含むマルチプロセッサシステムを提供する。 - 特許庁

Each of the nodes making up a multiprocessor comprises a plurality of ports 301 to 303 for interconnection with other nodes, a configuration unit 500, a transaction sending unit 504, and a transaction receiving unit 505.例文帳に追加

マルチプロセッサを構成するノードのそれぞれは、他のノードと相互接続するための複数のポート301〜303と、コンフィグレーションユニット500と、トランザクション送信ユニット504と、トランザクション受信ユニット505とを備えて構成される。 - 特許庁

To provide a multiprocessor system, by which terminal resistors inside processors and a control LSI can be selected corresponding to the number of the processors and the control LSI connected to a multi-bit bus.例文帳に追加

本発明は、多ビットバスに接続されるプロセッサとコントロールＬＳＩの数に応じてプロセッサ及びコントロールＬＳＩ内部の終端抵抗を選ぶことができるマルチプロセッサ装置を提供することを課題とする。 - 特許庁

A first bus 112A is operatively coupled to the plurality of processors 102A-102D of a multiprocessor system such that data may be transferred to and from the processors at a first frequency F1.例文帳に追加

第１バス１１２Ａは、マルチプロセッサシステムの複数のプロセッサ１０２Ａ〜１０２Ｄと機能的に連結し、これらのプロセッサ間のデータ転送を第１周波数Ｆ１で実行するように構成される。 - 特許庁

To provide an access monitoring method and an access monitoring device for a shared memory, the method and the device enabling access information from an arbitrary processor to a shared memory to be monitored irrespective of type of a multiprocessor system.例文帳に追加

マルチプロセッサシステムの型式に関わらず、任意のプロセッサからの共有メモリに対するアクセス情報を監視することが可能な共有メモリのアクセス監視方法及び装置を提供する。 - 特許庁

To provide an interprocessor communication system providing data transfer between processors by an application without modifying the application on a parallel processing system using an OS for a single processor running the OS and an existing application for a single processor on a multiprocessor without modifying them, and capable of realizing parallel processing by the multiprocessor with respect to the existing application.例文帳に追加

マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システム上で、アプリケーションに改造を加えることなく、当該アプリケーションによるプロセッサ間におけるデータ転送を可能にするプロセッサ間通信システムを提供する。 - 特許庁

To solve the problem that overall throughput of a system is deteriorated when accesses to a shared memory conflict in a multiprocessor system configured of processors, an arithmetic means and a shared memory accessible from a LAN controller via each bus.例文帳に追加

プロセッサと演算手段およびＬＡＮコントローラから各バスを介してアクセス可能な共有メモリで構成されるマルチプロセッサシステムにおいて、共有メモリへのアクセスが競合するとシステム全体のスループットが低下する。 - 特許庁