「Memory Cell」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

A writing/elimination element CWE of the memory cell MC1 and a writing/elimination element CWE of the memory cell MC2 are arranged in the active region L2.例文帳に追加

また、活性領域Ｌ２には、メモリセルＭＣ１の書込み／消去用素子ＣＷＥおよびメモリセルＭＣ２の書込み／消去用素子ＣＷＥを共に配置する。 - 特許庁

Thus, the amount of accumulated charge of the memory cells is increased by the simple constitution, and the operation margin of the DRAM (memory cell array) is improved and also the dummy cell can be made unnecessary.例文帳に追加

これにより、簡単な構成でメモリセルの蓄積電荷量を増加させ、ＤＲＡＭ（メモリセルアレイ）の動作マージンを向上させると共に、ダミーセルを不要にできる。 - 特許庁

The bank selector generates a bank selecting signal, and selects memory cell arrays alternately.例文帳に追加

バンクセレクタは、バンクセレクト信号を生成して、メモリセルアレイを交互に選択する。 - 特許庁

Write digit lines WDL are arranged corresponding to each row of the memory cell.例文帳に追加

メモリセルの各行に対応してライトディジット線ＷＤＬが配置される。 - 特許庁

The memory cell array has a rewritable area, and a read-only area.例文帳に追加

メモリーセルアレイは、書き換え可能領域と、読み出し専用領域と、を有する。 - 特許庁

To shorten a test time for setting a threshold voltage of a reference memory cell.例文帳に追加

リファレンスメモリセルの閾値電圧を設定するための試験時間を短縮する。 - 特許庁

On condition that erroneous reading does not occur in the reading operation of the memory cell for detecting lower-limit voltage, reading operation of a normal memory cell is performed.例文帳に追加

下限電圧検知用メモリセルの読み出し動作において読み出し誤りが生じないことを条件に、通常メモリセルの読み出し動作を行う。 - 特許庁

Size of the memory cell block erased in accordance with word line bias voltage is decided.例文帳に追加

ワードラインバイアス電圧に応じて消去されるメモリセルブロックのサイズが決まる。 - 特許庁

At this time, the current sensitivity of a sense current amplifier for prescribing a threshold voltage Vth of a memory cell is set from the viewpoint of the off leak current of a memory cell transistor.例文帳に追加

このとき、メモリセルトランジスタのオフリーク電流の観点からメモリセルのしきい値電圧Ｖｔｈを規定するセンス電流アンプの電流感度を設定する。 - 特許庁

The storage section stores defective information of the memory cell section being not operated normally.例文帳に追加

記憶部は、正常に動作しないメモリセル部の不良情報を記憶する。 - 特許庁

Then, when "L" is written in the whole address by setting up a test mode, "L" is written in a normal memory cell, and the redundancy memory cell is not changed and remains in "H".例文帳に追加

次に、試験動作モードを設定して全アドレスに“Ｌ”を書き込むと、今度は正規のメモリセルに“Ｌ”が書き込まれ、冗長メモリセルは“Ｈ”のまま残される。 - 特許庁

A memory cell block for the acceleration test and a memory cell block for a normal operation are prepared in the SRAM block to carry out the acceleration test and a normal operation in parallel.例文帳に追加

加速試験は、ＳＲＡＭブロック中に加速試験用のメモリセルブロックと通常動作用のメモリセルブロックを用意し、通常動作と並行して行う。 - 特許庁

That is, an address comparator circuit 3 and a column decoder 4 or the like (a selection means) are used to select the memory cell whose address is stored in the register 1 to be a start memory cell for the succeeding verification.例文帳に追加

更に、この記憶手段にアドレスが記憶されたメモリセルを次のプログラムベリファイにおける開始メモリセルとする選択手段が設けられている。 - 特許庁

To provide a MRAM memory cell array in which writing having high stability and reliability is realized suppressing a semi-selection error of the memory cell to the minimum.例文帳に追加

メモリセルの半選択エラーを最小限に抑えつつ、安定性および信頼性の高い書き込みを実現したＭＲＡＭメモリセルアレイを提供すること。 - 特許庁

The state detection section 4 detects the state of the reference memory cell 3a.例文帳に追加

状態検出部４は、参照メモリセル３ａの状態を検出する。 - 特許庁

METHOD OF ERASING CHARGE FROM ELECTRICAL PATH AND FLOATING GATE OF MEMORY CELL例文帳に追加

電気経路およびメモリセルのフローティングゲートから電荷を消去する方法 - 特許庁

SEMICONDUCTOR DEVICE INCLUDING MULTI-BIT NON-VOLATILE MEMORY CELL AND MANUFACTURE METHOD THEREFOR例文帳に追加

マルチビット不揮発性メモリセルを含む半導体素子及びその製造方法 - 特許庁

By control instructions from a CPU 13, memory cell data MD read out from a memory cell 16 are stored in a page buffer 15 through a verification circuit 14.例文帳に追加

ＣＰＵ１３からの制御命令により、メモリセル１６から読み出されたメモリセルデータＭＤがベリファイ回路１４を介してページバッファ１５に格納される。 - 特許庁

After data has been written into a memory cell array in response to an internal address signal, read data from each memory cell is compared with expectation value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

Thus, bit line currents simultaneously flow in a memory cell array MCA and a reference memory cell array RMCA and a high speed sensing operation is conducted.例文帳に追加

そのため、メモリセルアレイＭＣＡとリファレンスメモリセルアレイＲＭＣＡとにおいて同時にビット線電流が流れ、高速なセンス動作を行なうことが可能となる。 - 特許庁

The second conductive layer 10 is wiring common in adjacent memory cell columns.例文帳に追加

第二導電層１０は、隣接するメモリセルカラムに共通の配線となる。 - 特許庁

NON-VOLATILE MEMORY DEVICE WITH BULK BIAS CONTACT STRUCTURE IN CELL ARRAY REGION例文帳に追加

セルアレー領域内にバルクバイアスコンタクト構造を備える不揮発性メモリ素子 - 特許庁

A bit line is connected to the memory cell of a corresponding column while a word line is arrayed almost orthogonally to the bit line, connected to the memory cell of corresponding row.例文帳に追加

ビット線は対応するカラムのメモリセルに接続され、ワード線ＷＬは、ビット線とほぼ直交して配列され、対応するロウのメモリセルに接続されている。 - 特許庁

Each memory cell stores a plurality of data corresponding to a plurality of potential ranks.例文帳に追加

各メモリセルは、複数の電位ランクに対応した複数のデータを記憶する。 - 特許庁

To securely write back for a memory cell depleted when erasing.例文帳に追加

消去時において、デプリートしたメモリセルに対して確実に書き戻しを行う。 - 特許庁

The write circuit 102 supplies a signal to the target memory cell to crystalize a part of the phase change materials, thereby a resistance value of the target memory cell is lowered.例文帳に追加

書き込み回路１０２は、ターゲットメモリセルへ信号を供給して相変化材料の一部を結晶化し、これによってターゲットメモリセルの抵抗値を下げる。 - 特許庁

To provide a semiconductor memory device of FeRAM in which area of a memory cell is reduced and a dummy cell and reference voltage are not required in read data.例文帳に追加

メモリセルの面積を小さくしながら、データの読出しにおいてダミーセルやリファレンス電圧を不要にしたＦｅＲＡＭの半導体記憶装置を提供する。 - 特許庁

MEMORY CELL CIRCUIT AND DATA WRITING AND DATA READING METHOD TO BE USED FOR THE SAME例文帳に追加

メモリセル回路及びそれに使われるデータ書込みとデータ読取り方法 - 特許庁

After data has been written in a memory cell array according to an internal address signal, in read-out operation, read-out data from each memory cell is compared with expected value data.例文帳に追加

内部アドレス信号に応じて、メモリセルアレイにデータの書込みを行なった後、読出動作において、各メモリセルからの読出データと期待値データの比較を行なう。 - 特許庁

Before next data is stored to a memory cell 1 where data of i-bit are stored, data of i-bits or less are written in a neighboring memory cell 2 in advance.例文帳に追加

ｉビットのデータが記憶されているメモリセル１に対して、次のデータを記憶する前に、隣接するメモリセル２にｉビット以下のデータを事前に書き込む。 - 特許庁

A word line LWL (RWL) is connected to each memory cell (/C).例文帳に追加

各メモリセルＣ（／Ｃ）には、ワード線ＬＷＬ（ＲＷＬ）が接続されている。 - 特許庁

The semiconductor layer 12 and the multiple control gates CG11-CG17 constitute a memory cell array.例文帳に追加

半導体層12及び複数のコントロールゲートCG11〜CG17は、メモリセルアレイを構成する。 - 特許庁

The write digit line WDL, corresponding to the memory cell row including the memory cell targeted for writing data, is selectively activated, when writing the data.例文帳に追加

データ書込時には、データ書込対象のメモリせルが含まれるメモリセル行に対応するライトディジット線ＷＤＬが選択的に活性化される。 - 特許庁

Further, a memory cell over-erased is discovered by the second verifying operation, software program operation is performed for the memory cell (S4).例文帳に追加

さらに、過剰消去になったメモリセルが上記第２のベリファイ動作によって発見されたときそのメモリセルに対してソフトプログラム動作を行う（Ｓ４）。 - 特許庁

MEMORY CELL, STORAGE CIRCUIT BLOCK, DATA WRITE METHOD AND DATA READ METHOD例文帳に追加

メモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法 - 特許庁

CODED CELL OF NON-VOLATILE FERROELECTRIC MEMORY DEVICE AND DRIVING METHOD THEREOF例文帳に追加

不揮発性強誘電体メモリ装置のコード化セル及びその駆動方法 - 特許庁

MAPPING APPARATUS AND METHOD FOR NONVOLATILE MEMORY SUPPORTING DIFFERENT CELL TYPES例文帳に追加

異種セルタイプを支援する不揮発性メモリのためのマッピング装置および方法 - 特許庁

A gate of a transistor constituting each memory cell extends in a row direction.例文帳に追加

各メモリセルを構成するトランジスタのゲートは、行方向に沿って延在する。 - 特許庁

Row decoders 4a and 4b are provided in every memory cell arrays 1a and 1b, and a plurality of memory cell arrays 1a and 1b are formed in a common well region 2.例文帳に追加

本発明は、メモリセルアレイ（１ａ、１ｂ）毎にロウデコーダ４ａ、４ｂを備え、且つ、複数のメモリセルアレイ１ａ、１ｂが共通ウェル領域２に形成される。 - 特許庁

The cell unit comprises a memory string, a first transistor, a second transistor, and a diode.例文帳に追加

セルユニットは、メモリストリング、第１トランジスタ、第２トランジスタ、及びダイオードを備える。 - 特許庁

A word driver supplies a high-level voltage to the word line when accessing a memory cell and supplies a low-level voltage to the word line when not accessing the memory cell.例文帳に追加

ワードドライバは、メモリセルのアクセス時に高レベル電圧をワード線に供給し、メモリセルの非アクセス時に負電圧である低レベル電圧をワード線に供給する。 - 特許庁

To provide a semiconductor device with a memory cell capable of holding data correctly even when the data held in the memory cell is multi-valued.例文帳に追加

メモリセルの保持データが多値化された場合であっても正確なデータを保持することが可能なメモリセルを有する半導体装置を供給すること。 - 特許庁

The non-volatile register 300 includes at least one twin memory cell 312.例文帳に追加

不揮発性レジスタ３００は、少なくとも一つのツインメモリセル３１２を含む。 - 特許庁

A data input and output circuit inputs data to memory cell array or outputs the data from the memory cell array continuously, in synchronization with the strobe signal.例文帳に追加

データ入出力回路は、ストローブ信号に同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。 - 特許庁

SILICON THIN FILM, SILICON MONOCRYSTAL PARTICLE ASSEMBLAGE, SEMICONDUCTOR DEVICE AND FLASH MEMORY CELL例文帳に追加

シリコン薄膜、シリコン単結晶粒子群、半導体装置、及び、フラッシュメモリセル - 特許庁