「Memory Cell」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To improve packaging density without losing electric separation of a memory cell.例文帳に追加

メモリセルの電気的な分離性を損なうことなく実装密度を高める。 - 特許庁

To generate a word line boosted voltage most suitable to a transistor of a memory cell.例文帳に追加

メモリセルのトランジスタに最適なワード線昇圧電圧を発生する。 - 特許庁

A sealing ring 7 is formed outside the memory cell formation region 2.例文帳に追加

メモリセル形成領域２の外側には、シールリング７が形成されている。 - 特許庁

A row decoder 700 generates a word line drive signal WLEN by the burn-in enable-signal BEN and an address signal ADD, and drives a memory cell within a memory cell array 800.例文帳に追加

ローディコーダ700は、バーンインイネーブル信号BENとアドレス信号ADDによりワードライン駆動信号WLENを発生してメモリアレイ800内のメモリセルを駆動する。 - 特許庁

Stored data is read from a selection memory cell based on comparison of a data read result performed respectively before and after the prescribed magnetic field is applied to the selection memory cell making memory cell groups coupled to the same strap as an object.例文帳に追加

同一ストラップに結合されたメモリセル群を対象とする、選択メモリセルへ所定磁界が印加される前後のそれぞれに実行されるデータ読出結果の比較に基づいて、選択メモリセルから記憶データが読出される。 - 特許庁

Whether to enable the word line connected to the defective memory cell is decided, and a sense amplifier connected to the defective memory cell is disabled.例文帳に追加

前記不良メモリセルに連結されたワードラインをイネーブルさせるか否かを決定し、前記不良メモリセルに連結されたセンスアンプをディスエーブルさせる。 - 特許庁

NOR FLASH MEMORY DEVICE WITH TWIN BIT CELL STRUCTURE AND MANUFACTURING METHOD THEREFOR例文帳に追加

ツインビットセル構造のＮＯＲ型フラッシュメモリ素子及びその製造方法 - 特許庁

INTEGRATED CIRCUIT WITH MEMORY CELL ARRAY AND METHOD FOR FORMING SAME例文帳に追加

メモリセルアレイを備えた集積回路および集積回路の形成方法 - 特許庁

LOW VOLTAGE FLASH EEPROM MEMORY CELL WITH IMPROVED DATA RETENTION例文帳に追加

改善されたデータ保持を有する低電圧フラッシュＥＥＰＲＯＭメモリセル - 特許庁

To surely write data without destroying data held in other memory cell, in write-in operation for a memory cell.例文帳に追加

メモリセルに対する書き込み動作にて、他のメモリセルに保持されているデータを破壊することなく、データを確実に書き込むことができるようにする。 - 特許庁

A page buffer holds read data read from a memory cell block selected out of a plurality of memory cell blocks, and outputs held data successively.例文帳に追加

ページバッファは、複数のメモリセルブロックのうち選択されたメモリセルブロックから読み出される読み出しデータを保持し、保持したデータを順次出力する。 - 特許庁

At the time of read operation of a real memory cell, variation speed of the dummy bit line XDBL by the dummy memory cell DMC1 to the first logic level is delayed by the second logic level held in the second dummy memory cell DMC2.例文帳に追加

リアルメモリセルの読み出し動作時に、第１ダミーメモリセルＤＭＣ１によるダミービット線ＸＤＢＬの第１論理レベルへの変化速度は、第２ダミーメモリセルＤＭＣ２に保持された第２論理レベルにより遅くなる。 - 特許庁

METHOD AND DEVICE FOR OPERATING SINGLE LINE CHARGE-TRAPPING MEMORY CELL例文帳に追加

一列の電荷トラッピングメモリセルを作動させるための方法および装置 - 特許庁

Further, a semiconductor integrated circuit provided with a memory cell on-state measuring circuit measuring a value of an on-state of a memory cell.例文帳に追加

さらに本発明はメモリセルのオン電流の値を測定するメモリセルオン電流測定回路を備える半導体集積回路を提供する。 - 特許庁

I-bit (i<=k) data are stores in the first memory cell, and h-bit (h<i) data generated from the i-bit data are stored in the second memory cell.例文帳に追加

第１メモリセルにｉビット（ｉ＜＝ｋ）のデータを記憶し、第２メモリセルにｉビットのデータより生成されるｈビット（ｈ＜ｉ）のデータを記憶する。 - 特許庁

To provide a system for utilizing dynamic reference by a two-bit cell memory.例文帳に追加

２ビットセルメモリにてダイナミックリファレンスを利用するシステムを提供すること。 - 特許庁

To expand a setting range of a threshold voltage of a memory cell by substantially increasing the threshold voltage of the memory cell after program when data is read.例文帳に追加

読み出し時にプログラム後のメモリセルの閾値電圧を実質的に増加させることにより、メモリセルの閾値電圧の設定範囲を拡大する - 特許庁

A write-back circuit writes the third data back to the first memory cell.例文帳に追加

書き戻し回路は、第３データを第１のメモリセルに対し書き戻す。 - 特許庁

SRAM MEMORY CELL EVALUATING METHOD AND PROGRAM例文帳に追加

ＳＲＡＭメモリセルの評価方法及びＳＲＡＭメモリセルの評価プログラム - 特許庁

STORAGE CELL, MEMORY MATRIX USING THE SAME, AND THEIR MANUFACTURING METHODS例文帳に追加

記憶セル、この記録セルを用いたメモリマトリックス及びこれらの製造方法 - 特許庁

The memory cell transistor MC has a floating gate 20 and a control gate 50.例文帳に追加

メモリセルトランジスタＭＣは、浮遊ゲート２０と制御ゲート５０を有する。 - 特許庁

A row decoder is disposed on a side of a memory cell array in a column direction and supplies a first driving signal for selecting a memory cell to a word line.例文帳に追加

ロウデコーダは、メモリセルアレイのカラム方向の側部に配置されメモリセルを選択するための第１駆動信号をワード線に供給する。 - 特許庁

NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD OF ERASING NONVOLATILE MEMORY CELL例文帳に追加

不揮発性半導体記憶装置及び不揮発性メモリセル消去方法 - 特許庁

To provide a ferroelectric memory device of a 1T1C type using no reference cell.例文帳に追加

参照セルを用いない１Ｔ１Ｃタイプの強誘電体メモリ装置。 - 特許庁

For the whole sector 122, erasing is done and the saved data in other than the erasing target memory cell are returned to the memory cell 101.例文帳に追加

そして、該当セクタ１２２全体について、イレーズを実施し、待避したデータのうち、イレーズ対象メモリセル以外のデータをメモリセル１０１に戻す。 - 特許庁

On the other hand, a syndrome signal is generated from the data read out from the memory cell array 1 and the test data read out from the test data memory cell array 2.例文帳に追加

一方、メモリセルアレイ１から読み出したデータと検査データメモリセルアレイ２から読み出した検査データとからシンドローム信号を生成する。 - 特許庁

To provide a semiconductor memory of a twin cell system, in which proper retention characteristics are kept and plane occupancy area of a memory cell part can be reduced.例文帳に追加

良好なRetention特性を維持しつつ、メモリセル部分の平面占有面積を小さくできるツインセル方式の半導体記憶装置を提供する。 - 特許庁

Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.例文帳に追加

これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁

In the first programming step, a first bit of the 2-bit data is programmed in the memory cell by applying a first programming voltage to the memory cell.例文帳に追加

第１プログラミングステップは、メモリセルに第１プログラミング電圧を印加することによって、メモリセルにデータの２ビットのうち第１ビットをプログラミングする。 - 特許庁

METHOD FOR ERASING NON-VOLATILE MEMORY CELL OF FIELD- PROGRAMMABLE GATE ARRAY例文帳に追加

フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法 - 特許庁

In the second programming step, a second bit of the 2-bit data is programmed in the memory cell by applying a second programming voltage to the memory cell.例文帳に追加

第２プログラミングステップは、メモリセルに第２プログラミング電圧を印加することによって、メモリセルにデータの２ビットのうち第２ビットをプログラミングする。 - 特許庁

The bias section 12 is connected to a memory cell 6 to be read out, and gives bias to a drain terminal of the memory cell 6 at an operation potential previously set.例文帳に追加

バイアス部１２は、読み取り対象のメモリセル６に接続され、予め設定された動作電位でメモリセル６のドレイン端子をバイアスする。 - 特許庁

SYSTEM AND METHOD FOR WRITING DATA TO MAGNETORESISTIVE RANDOM ACCESS MEMORY CELL例文帳に追加

磁気抵抗ランダムアクセスメモリセルにデータを書き込むためのシステム及び方法 - 特許庁

To disclose a read-only memory cell for storing a multiple bit value.例文帳に追加

複数ビット値を格納するための読み出し専用メモリセルを開示する。 - 特許庁

The field-effect transistor and the resistance varying material 4 configure a memory cell.例文帳に追加

電界効果トランジスタ及び抵抗変化材４はメモリセルを構成する。 - 特許庁

Thus, a one or a zero as information is written on the memory cell 100.例文帳に追加

これにより、メモリセル１００に情報“１”または“０”が書き込まれる。 - 特許庁

A memory cell with a charge trapping structure has multiple bias mechanisms.例文帳に追加

電荷トラップ構造を有するメモリセルは複数のバイアス機構を有する。 - 特許庁

To improve an yield by simplifying the data pattern of a memory cell and to reduce a chip size by reducing a memory cell area in a semiconductor device.例文帳に追加

半導体装置において、メモリセルのデータパターンの簡易化による歩留まり向上、メモリセル領域の縮小によるチップサイズ縮小を図る。 - 特許庁

Preferably, the memory cell is a dual port memory cell, a write operation is parallelly executed and a read operation is serially executed.例文帳に追加

好適には、メモリセルはデュアルポートメモリセルで、書き込み動作を並列式に実施し、一方読み取り動作を直列式に実施することが可能である。 - 特許庁

MAGNETIC STORAGE CELL, MAGNETIC MEMORY DEVICE, AND ITS MANUFACTURING METHOD例文帳に追加

磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 - 特許庁

METHOD OF ERASING NONVOLATILE MEMORY CELL USING SOURCE AND CHANNEL REGIONS例文帳に追加

ソース及びチャネル領域を用いた不揮発性メモリセルの消去方法 - 特許庁

Thereby, access to the memory cell array is made in correct timing.例文帳に追加

これにより正しいタイミングでメモリセルアレイに対するアクセスが行われる。 - 特許庁

When data is programmed in a nonvolatile memory cell, the programming voltage are applied to the memory cell plural times while increasing gradually the programming voltage.例文帳に追加

不揮発性のメモリセルにデータをプログラムするときに、プログラム電圧を徐々に増加させながらこのプログラム電圧がメモリセルに複数回印加される。 - 特許庁

A rewrite tolerance of the flash memory cell is also thereby improved.例文帳に追加

それによっても同様に、フラッシュメモリセルの書き換え耐性は向上する。 - 特許庁

THIN-FILM PHASE-CHANGE MEMORY CELL FORMED ON SILICON-ON-INSULATOR SUBSTRATE, METHOD FOR FORMING THE SAME, AND INTEGRATED CIRCUIT INCLUDING ONE OR MORE MEMORY CELL例文帳に追加

シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および１つ以上のメモリ・セルを含む集積回路 - 特許庁