「Memory Cell」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

UNIT CELL OF MULTIBIT NONVOLATILE MEMORY ELEMENT, OPERATING METHOD OF MULTIBIT NONVOLATILE MEMORY ELEMENT USING IT, ITS MANUFACTURING METHOD, AND NAND CELL ARRAY OF MULTIBIT NONVOLATILE MEMORY ELEMENT例文帳に追加

マルチビット不揮発性メモリ素子の単位セル、これを用いたマルチビット不揮発性メモリ素子の動作方法、及びその製造方法、並びにマルチビット不揮発性メモリ素子のＮＡＮＤセルアレイ - 特許庁

According to a certain embodiment, each flash sector of the memory cell has a reference cell for reading a sector cell, and a series of reference cells are present as master references for all memory chips.例文帳に追加

ある実施例において、メモリセルの各フラッシュセクタはセクタのセルを読み出すための参照セルをもち、一連の参照セルもまたマスタ参照として作用する全メモリチップ用に存在する。 - 特許庁

Therefore, since a MONOS type memory cell is used as a memory cell of 1 bit/cell and the conventional type array constitution is adopted, the manufacturing process and the constitution can be simplified.例文帳に追加

したがって、ＭＯＮＯＳ型メモリセルを１ビット／セルのメモリセルとして使用し、従来型のアレイ構成を採用したので、製造プロセスの簡単化および構成の簡単化を図ることができる。 - 特許庁

A sense amplifier circuit 8a is operative to detect and compare a value of a current flowing through the selected memory cell MC and a value of a current flowing through the selected reference cell RC, and thereby read data of the memory cell.例文帳に追加

センスアンプ回路８ａは、選択されたメモリセルＭＣを流れる電流値と選択された参照セルＲＣを流れる電流値とを比較検出してメモリセルのデータを読み出す。 - 特許庁

At the time of access to the ordinary memory cell, the replacement information recorded in the redundant file memory is read simultaneously and replacement to the redundant cell from defective cell is performed depending on the replacement information.例文帳に追加

そして、通常メモリセルへのアクセス時に冗長ファイルメモリに記録された置換情報を同時に読み出し、その置換情報に従って不良セルから冗長セルへの置き換えを行う。 - 特許庁

When a power source potential Vcc is increased, in write-operation in which a current value flowing into the memory cell is large, a cell power source potential which drops more is supplied to the memory cell MC.例文帳に追加

電源電位Ｖｃｃが上昇した場合、メモリセルに流入する電流値が大きなライト動作では、より大きく降圧したセル電源電位がメモリセルＭＣへ供給される。 - 特許庁

A memory array is divided into a plurality of cell array blocks, a bit line BL and a word line WL are continuously provided in a cell array block 11, and a memory cell is arranged at the intersection part.例文帳に追加

メモリセルアレイは複数のセルアレイブロックに分割され、その一つのセルアレイブロック１１内ではビット線ＢＬとワード線ＷＬが連続的に配設され、その交差部にメモリセルが配置される。 - 特許庁

The semiconductor device includes a plurality of memory blocks which include a plurality of memory cell groups having memory cells connected to word lines and selection gates for selecting the plurality of memory cell groups, and the selection gates in the non-selective memory block are programmed at a read operation.例文帳に追加

半導体装置は、ワード線に接続されたメモリセルを含む複数のメモリセル群と該複数のメモリセル群を選択する選択ゲートとを含む複数のメモリブロックを含み、読み出し時、非選択のメモリブロック内の選択ゲートがプログラムされている。 - 特許庁

More concretely, a memory signal of the selected memory cell is read out first, then the reference signal corresponding to the almost non-polarization state is generated using the memory cell, and a memory state is determined by comparing the memory signal with the reference signal.例文帳に追加

より具体的には、まず選択したメモリセルの記憶信号を読み出し、次に該メモリセルを用いて略無分極状態に相当する参照信号を生成し、該記憶信号と該参照信号を比較することで記憶状態を判定する。 - 特許庁

A memory cell left in an initial state is provided without performing write-in/erasure even in an inspection process in a region of a memory cell side storing data, Vt setting of a reference cell is performed performing verifying of the reference cell basing the cell as reference.例文帳に追加

本発明は、データを記憶するメモリーセル側の領域で、検査工程中も書込み／消去を行わず初期状態で残しておくメモリーセルを設け、そのセルを基準としてリファレンスセルのベリファイを行いながら、リファレンスセルのＶｔ設定を行う。 - 特許庁

When program operation for the memory cell MC is performed, program for a program object cell PMC and refresh for a refresh object cell RMC are performed using a threshold of the second reference cell RC2 corresponding to a program state of the memory cell MC to verify.例文帳に追加

メモリセルＭＣへのプログラム動作時には、プログラム対象セルＰＭＣに対するプログラムと共に、リフレッシュ対象セルＲＭＣに対するリフレッシュを、メモリセルＭＣのプログラム状態に対応する第２リファレンスセルＲＣ２の閾値をベリファイに用いて行う。 - 特許庁

This memory device (50) is provided with a memory array (100) having a substrate, an array of memory cells (130) arranged on the substrate, row conductors (110) and column conductor (120) coupled to the memory cell (130).例文帳に追加

本発明のメモリデバイス(50)は、基板を有するメモリアレイ(100)、基板上に配置されたメモリセル(130)のアレイ、メモリセル(130)に結合された行導体(110)及び列導体(120)を備える。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array including memory cells MC; and a control unit 20 to control a signal applied to the memory cells.例文帳に追加

複数のメモリセルＭＣを有するメモリセルアレイと、複数のメモリセルに印加される信号を制御する制御部２０と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

To obtain a highly reliable semiconductor memory device that prevents malfunction of writing to a memory cell unit, even when the semiconductor memory, such as a flash memory is microfabricated.例文帳に追加

フラッシュメモリ等の半導体記憶装置を微細化した場合においても、メモリセルユニットに対する書き込み誤動作を抑制し、高信頼性の半導体記憶装置を得る。 - 特許庁

Forming is executed for the first memory cells MC in a selectively specified area of the memory cell array, and thereby the first memory cells MC are changed to second nonvolatile memory cells MCa.例文帳に追加

メモリセルアレイの中から選択的に指定された領域において第１メモリセルＭＣに対するフォーミングが実行され、不揮発性の第２メモリセルＭＣａに変更される。 - 特許庁

The three-dimensional cross-point type variable resistance memory array has a current detector 32, connected with a bit line to read memory bits of a memory cell 30 and is configured as a multi-layer memory array.例文帳に追加

３次元クロスポイント型可変抵抗メモリアレイは、メモリセル３０の記憶ビットを読み出すビット線と接続する電流検知器３２を備え、多層メモリアレイとして構成される。 - 特許庁

In the semiconductor device equipped with a ferroelectric memory, the ferroelectric memory comprises a first memory cell 22B and second memory cells 22A on the same chip.例文帳に追加

本発明は、強誘電体メモリを備える半導体装置であって、その強誘電体メモリは、同一チップ上に第１のメモリセル２２Ｂと第２のメモリセル２２Ａとを有する。 - 特許庁

A memory bus circuit 1 is provided with a plurality of memory cells 10 storing an analog signal, and a memory bus 13 connected to each memory cell 10 and transferring the analog signal.例文帳に追加

メモリバス回路１は、アナログ信号を記憶する複数のメモリセル１０と、各メモリセル１０に接続され、アナログ信号を転送するメモリバス１３とを備えている。 - 特許庁

For example, a sense amplifier 12 reads cell data stored in a data cell MCa of a memory cell array 11 and parity data stored in a parity cell MCb in a page unit.例文帳に追加

たとえば、メモリセルアレイ１１のデータセルＭＣａに記憶されたセルデータ、および、パリティセルＭＣｂに記憶されたパリティデータを、センスアンプ１２によってページ単位で読み出す。 - 特許庁

To perform good write-in of data for a memory cell, while constituting the memory cell with normal six transistors even if the device has such constitution that the data of a memory cell is outputted from one side of a pair of bit lines through a global bit line for read-out, in a semiconductor memory device.例文帳に追加

半導体記憶装置において、ビット線対の一方から読み出し用グローバルビット線を介してメモリセルのデータを出力する構成であっても、メモリセルを通常の６トランジスタ構成としながら、メモリセルへのデータの良好な書き込みを行う。 - 特許庁

To surely form the memory cell of a split gate type nonvolatile semiconductor memory device and to prevent the operation characteristics of an MOS transistor from being affected by the memory cell when forming the memory cell on the same semiconductor wafer as the MOS transistor.例文帳に追加

スプリットゲート型の不揮発性半導体記憶装置のメモリセルを確実に形成できると共に、該メモリセルをＭＯＳトランジスタと同一の半導体基板上に形成する際に、本発明のメモリセルがＭＯＳトランジスタの動作特性に影響を与えないようにする。 - 特許庁

The semiconductor storage device according to this embodiment includes a plurality of memory cells for storing data, a plurality of word lines for selecting a memory cell, a plurality of bit lines for transmitting data of a memory cell, and a sense amplifier for detecting data stored in a memory cell through a bit line.例文帳に追加

本実施形態による半導体記憶装置は、データを記憶する複数のメモリセルと、メモリセルを選択する複数のワード線と、メモリセルのデータを伝達する複数のビット線と、ビット線を介してメモリセルに格納されたデータを検出するセンスアンプとを備える。 - 特許庁

A semiconductor memory device includes: a memory cell array containing an electrically rewritable memory cell; a bit line connected with one end of the memory cell and to be charged in accordance with a predetermined operation; and a voltage generation circuit for controlling the charging operation of the bit line.例文帳に追加

一の実施の形態に係る半導体記憶装置は、電気的に書き換え可能なメモリセルを含むメモリセルアレイと、メモリセルの一端に接続されて、所定の動作に伴い充電されるビット線と、ビット線の充電動作を制御する電圧生成回路とを備える。 - 特許庁

To surely form the memory cell of a split-gate nonvolatile semiconductor memory device, and to prevent the operation characteristics of an MOS transistor from being affected by the memory cell when forming the memory cell on the same semiconductor wafer as the MOS transistor.例文帳に追加

スプリットゲート型の不揮発性半導体記憶装置のメモリセルを確実に形成できると共に、該メモリセルをＭＯＳトランジスタと同一の半導体基板上に形成する際に、本発明のメモリセルがＭＯＳトランジスタの動作特性に影響を与えないようにする。 - 特許庁

The transmission circuit transmits 'don't care' data indicating that the other adjacent memory cell is 'don't care' to the other adjacent memory cell when both of 'don't care' data transmitted from one adjacent memory and 'don't care' data stored in the self-memory cell indicate 'don't care'.例文帳に追加

伝達回路は、一方の隣のメモリセルから伝達されるドントケアデータ及び自己のメモリセルに記憶されているドントケアデータの両方がドントケアを示すときには他方の隣のメモリセルがドントケアであることを示すドントケアデータを該他方の隣のメモリセルに伝達する。 - 特許庁

In a memory cell of a twin-cell-style DRAM, access transistors 22 are arranged adjacent to side faces of a capacitor 21 and the access transistors 22 are integrated with the capacitor 21 to form the memory cell, whereby an extra area between elements is eliminated, and the memory cell can be miniaturized.例文帳に追加

ツインセル方式のＤＲＡＭのメモリセル内において、キャパシタ２１の側面にアクセストランジスタ２２を隣接させ、キャパシタ２１とアクセストランジスタ２２を一体化させてメモリセルを形成することにより素子間の余分な面積を省き、メモリセルを微細化することができる。 - 特許庁

The semiconductor memory unit configured to access the semiconductor memory through a memory control circuit includes a section for detecting the defective cell of the semiconductor memory and a defective cell rescue section arranged in the memory control circuit to assign a relief cell to rescue the defective cell of the semiconductor memory based on the result of detection by the defect detecting section.例文帳に追加

メモリ制御回路を介して半導体メモリにアクセスするように構成された半導体メモリ装置において、半導体メモリの不良セルを検出する不良セル検出部と、メモリ制御回路に設けられ、不良セル検出部の検出結果に基づき半導体メモリの不良セルを救済するための救済セルを割り当てる不良セル救済処理部、を備えたもの。 - 特許庁

A memory cell is configured by a readout transistor, a write-in transistor, and a capacitor.例文帳に追加

メモリセルを、読み出しトランジスタ、書き込みトランジスタ、キャパシタにより構成する。 - 特許庁

A sidewall film coats a side surface of a gate of the end memory cell and a side surface of a gate of the selective transistor between the end memory cell and the selective transistor.例文帳に追加

側壁膜が、端部メモリセルと選択トランジスタとの間において、端部メモリセルのゲートの側面および選択トランジスタのゲートの側面を被覆する。 - 特許庁

For example, a row decoder 20 is arranged on one side of the memory cell array 10.例文帳に追加

たとえば、メモリセルアレイ１０の一方の側には、ロウデコーダ２０を配置する。 - 特許庁

Consequently, the SOG film remains constantly in the memory cell region and at the outermost circumference when it is applied to a memory cell region of dense irregularity.例文帳に追加

これにより、凹凸の密なメモリセル領域へのＳＯＧ膜の塗布に関し、メモリセル領域内部と最外周とで残り方が変わらないようにする。 - 特許庁

To improve data holding characteristic of a non-volatile memory cell including an ONO film.例文帳に追加

ＯＮＯ膜を有する不揮発性メモリセルのデータ保持特性を向上させる。 - 特許庁

ANTI-FUSE, ANTI-FUSE FORMING METHOD, AND UNIT CELL OF NONVOLATILE MEMORY DEVICE WITH THE SAME例文帳に追加

アンチヒューズ、アンチヒューズ形成方法、および、不揮発性メモリ素子の単位セル - 特許庁

To constitute an MRAM having a large capacity by reducing the size of a memory cell of the MRAM and decreasing a magnetic influence to an adjacent memory cell.例文帳に追加

ＭＲＡＭのメモリセルの小型化と、隣接するメモリセルに対しての磁気的影響を減らし、ひいては大容量のＭＲＡＭを構成可能にする。 - 特許庁

Spare sectors 12a-12h in which spare memory cell columns are arranged respectively are arranged corresponding to sectors 11a-11h in which plural memory cell columns are arranged in parallel.例文帳に追加

複数のメモリセル列が並列に配置されるセクタ１１ａ〜１１ｈに対応して、それぞれ予備メモリセル列が配置される予備セクタ１２ａ〜１２ｈを配置する。 - 特許庁

A memory cell MC and a dummy memory cell DMC are respectively connected with bit lines BL and /BL at data read, through which a data read current flows.例文帳に追加

データ読出時においては、ビット線ＢＬおよび／ＢＬの一方ずつに、メモリセルＭＣおよびダミーメモリセルＤＭＣが結合されて、データ読出電流が流される。 - 特許庁

To prevent write/read errors, etc. by reducing a leak current flowing through a defective memory cell even if a short circuit failure occurs in the memory cell.例文帳に追加

メモリセルにショート不良が生じた場合においても、不良のメモリセルにおけるリーク電流を低減して、誤書き込み／誤読み出し等を防止する。 - 特許庁

To provide a nonvolatile programmable memory cell adopting CMOS logic processes.例文帳に追加

ＣＭＯＳロジックプロセスを用いる不揮発性プログラム可能メモリセルを提供する。 - 特許庁

RESISTANCE MEMORY CELL, METHOD FOR FORMING SAME AND ARRANGEMENT THEREOF USING SAME METHOD例文帳に追加

抵抗メモリセル、その形成方法及びこれを利用した抵抗メモリ配列 - 特許庁

Each test block TB is provided with a substitution judgment part for each of the combination of order for successively performing the substitution of memory cell columns and memory cell rows.例文帳に追加

各テストブロックＴＢには、メモリセル行とメモリセル列を順番に置換する順序の組合せのぞれぞれについて、置換判定部が設けられる。 - 特許庁

The first writing load circuit and the second writing load circuit simultaneously perform writing to a memory cell in the first block and a memory cell in the second block, respectively.例文帳に追加

第１書き込み負荷回路及び第２書き込み負荷回路は、第１ブロック内のメモリセル及び第２ブロック内のメモリセルにそれぞれ同時に書き込みを行う。 - 特許庁

This makes it possible to prevent a malfunction in which data written in the memory cell is lost by instantaneously turning ON the transistor included in the memory cell.例文帳に追加

これにより、メモリセルが有するトランジスタが瞬間的にオンすることでメモリセルに書き込まれたデータが消失してしまう誤動作を防ぐことが可能である。 - 特許庁

To provide a test device which can specify a memory cell in which read-out and write-in cannot properly be performed when a test of a memory cell of a DRAM is performed.例文帳に追加

ＤＲＡＭのメモリセルのテストを行ったときに、読み出しおよび書き込みが適切に行われなかったメモリセルを特定できるテスト装置を提供する。 - 特許庁

Since gate widths of the switching transistors as a whole can secure twice the dimension of the memory cell, the current driving ability is secured even though the memory cell is micronized.例文帳に追加

スイッチングトランジスタ全体でのゲート幅をメモリセル寸法の２倍確保することができるので、メモリセルが微細化されても電流駆動能力を確保できる。 - 特許庁

A memory cell 51 has at least a memory capacitor 52 and a selection transistor 12 which are intrinsically formed in a region of a rectangular cell region 59.例文帳に追加

該メモリセル５１は、少なくとも本質的に矩形セル領域５９の領域内に形成される記憶コンデンサ５２および選択トランジスタ１２を有する。 - 特許庁