「Memory Cell」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

In s memory cell array 1, a memory cell range being a unit of data erasion is made one block, assembly of blocks of one to plural is made one core and plural cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

In the floating gate 6 of each nonvolatile memory cell 5, charges are stored.例文帳に追加

各不揮発性メモリセル５のフローティングゲート６には、電荷が蓄積されている。 - 特許庁

Interlayer connecting members are arranged in the memory cell that is identical or adjacent to the memory cell in which the second conductivity type well tap region is arranged.例文帳に追加

第２導電型のウェルタップ領域が配置されているメモリセルと同一またはそれに隣接するメモリセル内に、層間接続部材が配置されている。 - 特許庁

To provide a nonvolatile semiconductor memory in which batch read/ write can be carried out without replacing a defective memory cell by a redundant cell array.例文帳に追加

欠陥メモリセルを冗長セルアレイにより置き換えなくとも一括書き込み／消去試験を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

The device is equipped with at least one magnetic memory cell (302).例文帳に追加

特定の実施形態では、少なくとも１つの磁気メモリセル(302)が提供される。 - 特許庁

To provide a method of manufacturing a flash memory cell having a split-gate structure.例文帳に追加

分離ゲート構造を有するフラッシュメモリセルの製造方法を提供する - 特許庁

MAGNETIC THIN FILM, MAGNETO-RESISTANCE EFFECT ELEMENT, THIN FILM MAGNETIC HEAD AND MAGNETIC MEMORY CELL例文帳に追加

磁性薄膜、磁気抵抗効果素子、薄膜磁気ヘッドおよび磁気メモリ素子 - 特許庁

To provide a thin film magnetic material storage device having a memory cell arrangement suitable for a memory cell arrangement appropriate for higher integration, especially for a folding bit line configuration.例文帳に追加

高集積化に適したメモリセル配置、特に折り返し型ビット線構成に適したメモリセル配置を有する薄膜磁性体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory apparatus and a refresh control method of the same in which an FBC (Floating Body Cell) technology is applied to a cell transistor of a memory core region.例文帳に追加

本発明は、メモリコア領域のセルトランジスタにＦＢＣ技術を実現した半導体メモリ装置及びそのリフレッシュ制御方法を提供する。 - 特許庁

A semiconductor memory cell includes a bit line, a word line, a memory cell disposed at an intersection between the bit line and the word line, and a readout circuit electrically connected to the bit line.例文帳に追加

ビット線と、ワード線と、ビット線とワード線との交差部に配置されたメモリセルと、ビット線に電気的に接続された読み出し回路と、を備える。 - 特許庁

NONVOLATILE MEMORY CELL ARRAY HAVING COMMON DRAIN LINE AND METHOD OF OPERATING THE SAME例文帳に追加

共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

A memory cell plate couple, composed of two memory cell plates of different banks share an input/output amplifier 2, while assigning both I/O terminals in the same order.例文帳に追加

異なるバンクのメモリセルプレート２つから成るメモリセルプレート対は、双方のＩ／Ｏ端子が同じ順番に割り付けられ、入出力アンプ２を共用する。 - 特許庁

TRANSISTOR WITH ULTRA-SHORT GATE SHAPE AND MEMORY CELL, AND METHOD OF MANUFACTURING THEM例文帳に追加

非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 - 特許庁

A first bit line is connected to a first input/output terminal of a memory cell and a second bit line to a second input/output terminal of the memory cell.例文帳に追加

メモリセルの第１入出力端子に第１ビット線を接続すると共に、メモリセルの第２入出力端子に第２ビット線を接続する。 - 特許庁

The memory cell MT is mapped to any column and can hold data.例文帳に追加

メモリセルＭＴは、いずれかのカラムに関連付けられ、データ保持可能である。 - 特許庁

MEMORY CELL EQUIPPED WITH DUAL GATE TRANSISTOR WITH INDEPENDENT AND ASYMMETRICAL GATE例文帳に追加

独立の非対称ゲートを有するデュアル・ゲート・トランジスタが設けられたメモリ・セル - 特許庁

Thus, when there is no change, since the write operation to a memory cell or the shift operation is not performed, the power consumption by the memory cell is reduced.例文帳に追加

したがって、データの変化が無い場合は、メモリセルへの書込み動作やシフト動作が行われないので、メモリセルによる消費電力を削減することができる。 - 特許庁

The steps are each repeatedly executed to fabricate N levels of memory cell array.例文帳に追加

各工程はＮ段のメモリセルアレイを製造するために繰り返し行われる。 - 特許庁

A sidewall film coats side surfaces of the gate of the end memory cell and side surfaces of the gate of the selection transistor between the end memory cell and the selection transistor.例文帳に追加

側壁膜が、端部メモリセルと選択トランジスタとの間において、端部メモリセルのゲートの側面および選択トランジスタのゲートの側面を被覆する。 - 特許庁

A diffusion layer B at the side of the memory cell M1 is connected to bit lines 23, 24.例文帳に追加

メモリセルＭ１側の拡散層Ｂは、ビット線２３，２４に接続される。 - 特許庁

Cell arrays CA10 to CA13 are arranged in a memory bank A in each bit and cell arrays CA20 to CA23 are similarly arranged in a memory bank correspondingly in each bit.例文帳に追加

メモリバンクＡにセルアレイＣＡ１０〜ＣＡ１３がビット毎に配置され、メモリバンクＢにセルアレイＣＡ２０〜ＣＡ２３が同様にビット毎に対応して配置されている。 - 特許庁

Then, based on the result of the determination, it is determined whether to determine a defective memory cell or to terminate the determination and write data to a main memory cell.例文帳に追加

その後、当該判定結果を基に、さらに不良メモリセルの判定を行うか、あるいは、判定を終えてメインメモリセルにデータの書き込みを行うか、決定する。 - 特許庁

On the other hand, when a signal TM is in an activated state and a signal RAr is in a non-activated state, replacement operation of the regular memory cell and the redundancy memory cell is stopped.例文帳に追加

一方、信号ＴＭが活性で、信号ＲＡｒが不活性ならば、正規メモリセルと前記冗長メモリセルとの置換動作を停止する。 - 特許庁

To provide a method of manufacturing a memory cell, which eliminates variations in channel length in a nonvolatile memory cell of a MOS structure for improving reliability in characteristics.例文帳に追加

ＭＯＳ構造をした不揮発性メモリセルにおけるチャンネル長のばらつきを解消し、特性の信頼性を高めたメモリセルの製造方法を提供する。 - 特許庁

Meanwhile, when the program verification is not required for the data programmed in the memory cell, the supply of current to the memory cell is cut off from the sense amplifier.例文帳に追加

一方、前記メモリセルにプログラムされたデータがプログラム検証を要しない場合には、前記感知増幅器から前記メモリセルへの電流供給が遮断される。 - 特許庁

This semiconductor device is provided with a memory cell block and a sense amplifier band.例文帳に追加

本発明による半導体装置は、メモリセルブロックと、センスアンプ帯とを備える。 - 特許庁

Each pace buffer P/B latches program data for a selected memory cell.例文帳に追加

各ページバッファＰ／Ｂは、選択されたメモリセルに対するプログラムデータをラッチする。 - 特許庁

The semiconductor device includes a memory cell array, and a sense amplifier zone.例文帳に追加

本発明による半導体装置は、メモリセルアレイと、センスアンプ帯とを備える。 - 特許庁

A conductive line (3) forming a word line (WL) of a memory cell (MC) and a conductive line (5) forming a memory cell plate electrode (CP) are formed in different wiring layers.例文帳に追加

メモリセル（ＭＣ）のワード線（ＷＬ）を形成する導電線（３）とメモリセルセルプレート電極（ＣＰ）を形成する導電線（５）とを、異なる配線層に形成する。 - 特許庁

To reduce the current penetrating a selector in a memory cell when rewriting data.例文帳に追加

データ書き換え時にメモリセル内のセレクタを貫通する電流を低減する。 - 特許庁

A memory cell 12 is formed on a semiconductor substrate 11, and a first wiring layer 14 is formed on the memory cell 12 via a first interlayer insulating film 13.例文帳に追加

半導体基板１１にメモリセル１２が形成され、メモリセル１２上に第１層間絶縁膜１３を介して第１配線層１４が形成される。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE HAVING SIGNAL LINE ARRANGED TO RUN ACROSS CELL ARRAY例文帳に追加

セルアレイを横切って配線された信号ラインを有する半導体メモリ装置 - 特許庁

Thereby, a characteristic of a nonvolatile memory cell can be expressed in a pseudo state, measuring read speed can be performed by an arbitrary memory cell on-state.例文帳に追加

これにより、不揮発性メモリセル特性を擬似的に表現することができ、任意のメモリセル・オン電流によるリードスピードの測定を行うことが可能になる。 - 特許庁

The memory cell includes a magnetoresistive sensor that comprises layers that include a free layer.例文帳に追加

メモリセルは、自由層を有する層を含む磁気抵抗センサを含んでいる。 - 特許庁

To provide a pillar phase change memory cell that allows conditions, in which the pillar cell of a phase change memory becomes structurally unstable due to uneven etching, to be controlled.例文帳に追加

エッチング処理の不均一により、層変化メモリのピラーセルが構造的に不安定となる状況を制御可能にするピラー相変化メモリセルを提供する。 - 特許庁

When a memory cell is abnormal as a result of discrimination, an internal address of a memory cell is outputted from a signal line L3 through a fail address extracting means 25.例文帳に追加

判定の結果、メモリセルが異常の場合には、該メモリセルの内部アドレスが、フェイルアドレス抽出手段２５を介して信号線Ｌ３から出力される。 - 特許庁

A capacitive element C of the memory cell MC1 is installed in the active region L1, and a capacitive element C of the memory cell MC2 in the active region L4.例文帳に追加

活性領域Ｌ１にはメモリセルＭＣ１の容量素子Ｃを配置し、活性領域Ｌ４にはメモリセルＭＣ２の容量素子Ｃを配置する。 - 特許庁

This circuit is provided with a memory cell block, a first decoder 16, and a second decoder 18.例文帳に追加

メモリセルブロックと、第１デコーダ１６と、第２デコーダ１８とを備えている。 - 特許庁

Therefore, the arrangement efficiency of the transistor in the memory cell MC can be improved.例文帳に追加

したがって、メモリセルＭＣのトランジスタの配置効率を高めることができる。 - 特許庁

A magnetic random access memory 10 comprises a memory cell MC, and a reference cell RC which is referred to at the time of reading out data in order to generate a reference level.例文帳に追加

磁気ランダムアクセスメモリ１０は、メモリセルＭＣと、データ読み出し時にリファレンスレベルを生成するために参照されるリファレンスセルＲＣとを備える。 - 特許庁

To improve characteristics and reliability of a memory cell by stabilizing operation quality in data writing in the split gate type EEPROM memory cell.例文帳に追加

スプリットゲート型のＥＥＰＲＯＭ型メモリセルにおいて、データ書き込みの際の動作品質を安定させ、メモリセルの特性及び信頼性を向上させる。 - 特許庁

To simply and securely replace a defective memory cell by a redundant memory cell by improving a program process for a fuse element at the time of using a redundant circuit of a SRAM.例文帳に追加

SRAMの冗長回路の使用時におけるフューズ素子に対するプログラム工程を改善し、不良メモリセルを冗長メモリセルに簡単、確実に置換する。 - 特許庁

MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL AND METHOD OF MANUFACTURING THE SAME, AND MAGNETIC TUNNEL JUNCTION TYPE MAGNETIC RANDOM ACCESS MEMORY CELL ARRAY AND METHOD OF MANUFACTURING THE SAME例文帳に追加

磁気トンネル接合型磁気ランダムアクセスメモリセルおよびその製造方法、ならびに磁気トンネル接合型磁気ランダムアクセスメモリセルアレイおよびその製造方法 - 特許庁

METHOD FOR CORRECTING ERROR OF BINARY WORD STORED IN MULTI-LEVEL MEMORY CELL例文帳に追加

多重レベルメモリセル内に記憶される２進ワードの誤りを訂正する方法 - 特許庁