「Pipelined」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

PIPELINED DUAL PORT INTEGRATED CIRCUIT MEMORY例文帳に追加

パイプラインド・デュアル・ポ—ト集積回路メモリ - 特許庁

SYSTEM AND METHOD FOR PIPELINED DATAFLOW DOCUMENT PROCESSING例文帳に追加

パイプライン化されたデータフロー文書処理システムおよびその方法 - 特許庁

EMBEDDED SELF-CHECKING ASYNCHRONOUS PIPELINED ENFORCEMENT (ESCAPE)例文帳に追加

埋め込み自己チェック非同期パイプライン型実行（ＥＳＣＡＰＥ） - 特許庁

To handle a software-pipelined loop in processors.例文帳に追加

プロセッサにおいて、ソフトウェアでパイプライン処理されるループを処理する。 - 特許庁

WAVE PIPELINED OUTPUT CIRCUIT OF SYNCHRONOUS MEMORY DEVICE例文帳に追加

同期式メモリ装置のウェーブパイプライン構造の出力回路 - 特許庁

LINEAR PIPELINED PROCESSING ARRAY FOR PROCESSOR ELEMENT FOR PERFORMING MATRIX CALCULATION例文帳に追加

行列計算を行うためのプロセッサ素子のパイプライン処理線形アレー - 特許庁

BINARY ARITHMETIC DECODING APPARATUS AND METHODS USING PIPELINED STRUCTURE例文帳に追加

パイプライン方式の二進算術デコーディング装置及び方法 - 特許庁

a set of three carry look ahead (CLA) blocks as used in a pipelined simultaneous multiplier design 例文帳に追加

パイプライン化同時乗算器設計に用いられる３個のけた上げ先見（CLA）ブロックの組 - コンピューター用語辞典

METHOD AND APPARATUS FOR STREAM SCHEDULING IN PARALLEL PIPELINED HARDWARE例文帳に追加

並列パイプライン化ハードウェアにおけるストリームスケジューリング方法および装置 - 特許庁

PIPELINED A/D CONVERTER AND SEMICONDUCTOR INTEGRATED CIRCUIT INCORPORATING THE SAME例文帳に追加

パイプライン型Ａ／Ｄ変換器およびそれを内蔵した半導体集積回路 - 特許庁

CORRECTION OF OPERATIONAL AMPLIFIER GAIN ERROR IN PIPELINED ANALOG-TO-DIGITAL CONVERTER例文帳に追加

パイプライン制御アナログ・デジタル変換器の演算増幅器の利得誤差を訂正する装置 - 特許庁

To provide a method and device for executing a random-order response in a pipelined bus system.例文帳に追加

パイプライン化バス・システムで順不同応答を実行するための方法および装置を得ることである。 - 特許庁

SWITCHED CAPACITOR AMPLIFIER, PIPELINED A/D CONVERTER, AND SIGNAL PROCESSING SYSTEM例文帳に追加

スイッチドキャパシタ増幅回路、パイプライン型ＡＤ変換器、および信号処理システム - 特許庁

SWITCHED CAPACITOR CIRCUIT, AND PIPELINED A/D CONVERSION CIRCUIT WITH THE SAME例文帳に追加

スイッチトキャパシタ回路及びそれを有するパイプライン型ＡＤ変換回路 - 特許庁

To provide a system and a method for processing multicycle non-pipelined command sequencing.例文帳に追加

マルチサイクル非パイプライン化命令シーケンシングを処理するシステムおよび方法を提供する。 - 特許庁

The semiconductor integrated circuit device includes the pipelined A/D conversion circuit including a plurality of stages connected in series.例文帳に追加

シリーズに結合された複数のステージを有するパイプライン型Ａ／Ｄ変換回路を有する。 - 特許庁

LINEAR PIPELINED PROCESSING ARRAY FOR PROCESSOR ELEMENT FOR PERFORMING MATRIX CALCULATIONPIPELINED LINEAR ARRAY OF PROCESSOR ELEMENT FOR PERFORMING MATRIX COMPUTATION例文帳に追加

行列計算を行うためのプロセッサ素子のパイプライン処理線形アレー - 特許庁

In the system and the method, when a non-pipelined command is detected at an issuing point, issuing logic begins a stall in the minimum number of cycles, enough to complete the highest-speed non-pipelined command.例文帳に追加

このシステムおよび方法を用いると、非パイプライン化命令が発行ポイントで検出された時に、発行論理が、最高速の非パイプライン化命令を完了できる最小サイクル数のストールを開始する。 - 特許庁

In a pipeline type data processor with a power management controller started by a start instruction, a plurality of sub-circuits including pipelined sub-circuits and a control circuit for generating and controlling at least one of clock signal, respond to instructions executed by the pipelined sub-circuit by selectively disabling the clock signal to the pipelined sub-circuits.例文帳に追加

命令開始によるパワー管理制御を備えたパイプライン型データプロセッサであって、パイプラインサブ回路を含む複数のサブ回路と、少なくとも１つのクロック信号を生成し制御する回路とが、パイプラインサブ回路へのクロック信号を選択的にディスエーブルすることによってパイプラインサブ回路により実行される命令に応答する。 - 特許庁

Average instruction execution time for pipelined machine is same as clock cycle time, which must suffice for slowest stage plus overhead. 例文帳に追加

パイプライン化マシンの平均命令実行時間はクロックサイクル時間と同じであり、最も遅い段階プラスオーバヘッドで十分である。 - コンピューター用語辞典

The pipelined A/D converter capable of performing an interleave operation includes a plurality of cascaded A/D conversion stages 1, 2, ..., (j), (j+1).例文帳に追加

インターリーブ動作可能なパイプライン型Ａ／Ｄ変換器は、従属接続された複数のＡ／Ｄ変換ステージ１、２、…、ｊ、（ｊ＋１）を含む。 - 特許庁

An ordering instruction to specify an execution order of other instruction improves a throughput in a pipelined multiprocessor.例文帳に追加

他の命令の実行順序を指定する順序付け命令が、パイプライン化されたマルチプロセッサ内のスループットを改善する。 - 特許庁

Information useful in pipelined multiprocessing or parallel multiprocessing is stored in each processor communication register (PCR).例文帳に追加

各プロセッサ通信レジスタ（ＰＣＲ）に、パイプライン化されたマルチプロセッシングまたは並列マルチプロセッシングに有用な情報がストアされる。 - 特許庁

The architecture generally comprises a search engine, a data recording area, an analysis engine including pipelined document annotators, and various adaptors.例文帳に追加

このアーキテクチャは一般に、検索エンジンと、データ記憶域と、パイプライン化した文書アノテータを含む分析エンジンと、様々なアダプタとを含む。 - 特許庁

METHOD, PROCESSOR AND COMPUTER PROGRAM PRODUCT (SYSTEM AND METHOD FOR PROCESSING MULTICYCLE NON-PIPELINED COMMAND SEQUENCING)例文帳に追加

方法、プロセッサ、コンピュータ・プログラム製品（マルチサイクル非パイプライン化命令シーケンシングを処理するシステムおよび方法） - 特許庁

To provide a packet switching node, having a pipelined packet processing architecture which processes received packets.例文帳に追加

受信したパケットを処理するパイプライン化されたパケット処理アーキテクチャを有するパケット交換ノードを提供すること。 - 特許庁

To provide a semiconductor integrated circuit device comprising a pipelined A/D conversion circuit which achieves accuracy improvement, power consumption reduction and area reduction.例文帳に追加

高精度化と低消費電力化及び小面積を実現したパイプライン型Ａ／Ｄ変換回路を備えた半導体集積回路装置を提供する。 - 特許庁

To provide an image processor and a digital camera for achieving pipelined multiplex resolution noise elimination processing by little line memory.例文帳に追加

パイプライン化した多重解像度ノイズ除去処理を少ないラインメモリによって実現する画像処理装置およびデジタルカメラを提供する。 - 特許庁

The asynchronously pipelined SDRAM has separate pipeline stages that are controlled by asynchronous signals.例文帳に追加

非同期にパイプラインされるＳＤＲＡＭは、非同期信号によって制御される別個のパイプライン段を有する。 - 特許庁

A pipelined ADC includes a plurality of analog/digital conversion units which are cascaded in series to form a pipeline.例文帳に追加

パイプラインＡＤＣが、直列にカスケード接続されてパイプラインを形成する複数のアナログ／デジタル変換ユニットを有している。 - 特許庁

METHOD AND SYSTEM FOR CONTROLLING FLOW OF ORDERED AND PIPELINED TRANSACTION BETWEEN INTERCOMMUNICATING ELECTRONIC DEVICES例文帳に追加

相互に通信する電子装置間の順序化され、パイプライン化されたトランザクションのフローを制御するための方法およびシステム - 特許庁

To provide a cipher block chaining algorithm that produces a message authentication code which is executed on a pipelined processing system.例文帳に追加

パイプライン処理システム上で実行可能なメッセージ認証コードを生成する暗号ブロック連鎖方式アルゴリズムを提供する。 - 特許庁

To provide a pipelined A/D converter capable of achieving low power consumption while preventing a reduction in feedback factor of an amplifier.例文帳に追加

本発明は、アンプの帰還率の低下を防ぎつつ、低消費電力を実現できるパイプライン型Ａ／Ｄコンバータを提供することを目的とする。 - 特許庁

An SDRAM that is asynchronously pipelined includes separate pipeline stages which are controlled by asynchronous signals.例文帳に追加

非同期にパイプラインされるＳＤＲＡＭは、非同期信号によって制御される別個のパイプライン段を有する。 - 特許庁

To provide a conversion circuit which suppresses influences caused by a relative error in a capacitance value of a capacitor, and to provide a pipelined A/D conversion circuit with the conversion circuit.例文帳に追加

キャパシタの容量値の相対誤差の影響を抑えた変換回路と，それを有するパイプライン型ＡＤ変換回路を提供する。 - 特許庁

To provide a method and system for achieving error detection and recovery from the error during the pipelined execution of data.例文帳に追加

データのパイプライン化された実行中にエラー検出およびエラーからの回復を行うための方法およびシステムを提供する。 - 特許庁

MECHANISM FOR REDUCING LOOKUP LATENCY IN PIPELINED HARDWARE IMPLEMENTATION OF TRIE-BASED IP LOOKUP ALGORITHM例文帳に追加

トライを基礎としたＩＰルックアップアルゴリズムのパイプライン型ハードウエア実現におけるルックアップレイテンシーを減少させるメカニズム - 特許庁

Advantage here is obtained by pipelined packet processing which can simplify remained processing regarding improper packets.例文帳に追加

本発明の利点は、不適当なパケットに関して処理の残りを簡略化できるパイプライン化パケット処理から得られる。 - 特許庁

The multiplications by the first and second transform matrices can be pipelined to increase throughput.例文帳に追加

第一及び第二変換行列による乗算は処理能力を増加させるためにパイプライン化することが可能である。 - 特許庁

To provide a motion compensation device capable of evading the simultaneous read of reference images even when motion detection is pipelined.例文帳に追加

動き検出をパイプライン化した場合でも参照画像の同時読出しを回避することができる動き補償装置を提供する。 - 特許庁

A real-time pipelined FFT processor is operationally associated with the FFT window synchronization circuit and operates with reduced memory requirements.例文帳に追加

リアルタイムパイプラインＦＦＴプロセッサがＦＦＴウィンドウ同期回路と動作可能に関連付けられ、減少したメモリ要求で動作する。 - 特許庁

To provide a pipelined A/D converter that has a compact and computationally low load calibration device.例文帳に追加

小型で演算にかかる負荷が小さい校正装置を備えたパイプライン型Ａ／Ｄ変換器を提供する。 - 特許庁

A program conversion method comprises; a step of dividing loops included in a source program into small stages; and a step of converting the multiple small stages to pipelined and parallelized programs for pipelined processing by a computer system including multiple processors.例文帳に追加

ソースプログラムに含まれるループを複数の小ステージに分割するステップと、複数の小ステージを、複数のプロセッサを含むコンピュータシステムに対してパイプライン処理させるためのパイプライン並列化プログラムに変換するステップとを含む。 - 特許庁

To provide a switched capacitor circuit and pipelined A/D converter, which can operate with low power consumption by suppressing an abrupt change in analog output voltage caused by connecting a level shift capacitor, the switched capacitor circuit and pipelined A/D converter being configured using CLS (correlated level shift) techniques.例文帳に追加

ＣＬＳ技術を用いて構成されるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータであって、レベルシフト用コンデンサを接続することによって生じるアナログ出力電圧の急激な変化を抑え、低消費電力で動作することのできるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータを提供する。 - 特許庁

This method is provided with a large number of stages made into pipeline for generating rendering in real time, a large number of pipelined stages define the range of the cursor inside a volume, this device is provided with a control unit for deciding whether or not a sample point in the volume is located inside the range of the cursor, and the control unit prevents the decrease of throughput on the pipelined stages.例文帳に追加

レンダリングの実時間生成を可能にする多数のパイプライン化された段階を具備し、多数のパイプライン化された段階は、ボリューム内のカーソルの範囲を定義し、上記ボリューム内のサンプルポイントが上記カーソルの範囲内にあるか否かを判断する調整ユニットを具備し、上記調整ユニットは、上記パイプライン化された段階にスループットの減少をもたらさないようにする。 - 特許庁