「SCAN PATHS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each router transfers a root scan packet to inspect relay paths in the static routing, and when finding out ineffective paths, each router changes the ineffective paths into effective substitute paths at the same time.例文帳に追加

スタティックルーティングで、ルートスキャンパケットを転送して中継経路を検査し、無効なパスを発見したときに代替経路で有効なものに一斉に変更する。 - 特許庁

To reduce the total of scan path lengths in the layout design of a test-facilitated semiconductor integrated circuit having plural scan paths.例文帳に追加

複数のスキャンパスをもつテスト容易化半導体集積回路のレイアウト設計において、スキャンパス長の合計を小さくする。 - 特許庁

The control circuit controls whether or not the selector bypasses the plurality of partial scan paths.例文帳に追加

制御回路は、セレクタが複数の部分スキャンパスをバイパスするか否かを制御する。 - 特許庁

A dual resolution switch 370 switches signal paths of the intermediate scan signals to logic gates.例文帳に追加

デュアル解像度スイッチ３７０は、論理ゲートへの中間走査信号の信号経路を切り換える。 - 特許庁

Also, a path bypassing some flip-flops is provided on the scan paths 3 and flip-flops out of the test object are removed from the scan paths.例文帳に追加

また、スキャンパス３上にいくつかのフリップフロップをバイパスする経路を設け、テスト対象外とするフリップフロップをスキャンパスから除外する。 - 特許庁

The scan paths and the SRAM memory units perform a parallel transfer of data from the scan path registers to temporary registers of the SRAM memory units in order to perform a parallel data exchange between the multiple scan path registers.例文帳に追加

該スキャンパス及びSRAMメモリユニットは、SRAMメモリユニットの一時レジスタとの間でスキャンパスレジスタからのデータのパラレル伝送を行って、多数のスキャンパスレジスタ間でのパラレルデータ交換を実施する。 - 特許庁

The sample-hold circuit 102 configures a portion or all of scan paths, and outputs a signal held so as to verify the duty ratio from a scan output SCANOUT by a scan clock signal SCANCK.例文帳に追加

サンプルホールド回路１０２は、スキャンパスの一部又は全体を構成し、ホールドされているデューティ比検証のための信号をスキャンクロック信号ＳＣＡＮＣＫによってスキャン出力ＳＣＡＮＯＵＴから出力する。 - 特許庁

When performing printing of a plurality of paths by a recording head provided with a plurality of nozzles, a scan duty of each nozzle is calculated for every scan of the recording head in a scan duty setting part 105 corresponding to input image data.例文帳に追加

複数ノズルを備える記録ヘッドによる複数パス印字を行う際に、入力画像データに応じて、走査Ｄｕｔｙ設定部１０５で記録ヘッドの走査ごとに、ノズルごとの走査Ｄｕｔｙを算出する。 - 特許庁

When a part of the initialization data is altered, a controller 8 alters the initialization data through utilization of scan paths 13 and 14.例文帳に追加

初期化データの一部を変更する場合は制御装置８によりスキャンパス１３およびスキャンパス１４を利用して初期化データの変更を行う。 - 特許庁

Scan paths 104, 105, and 106 are accessed from the memory areas 101, 102, and 103 in parallel.例文帳に追加

スキャンパス１０４，１０５，１０６に対しては、メモリ領域１０１，１０２，１０３よりパラレルにアクセスする。 - 特許庁

When the comparison results are all matched, paths between scan path chains 191 to 193 and output buffers 151 to 153 are put through.例文帳に追加

比較結果が全て一致していたら、スキャンパス・チェーン191〜193と出力バッファ151〜153との間の経路をスルーにする。 - 特許庁

On the contrary, when the comparison results are not matched, the paths between the scan path chains 191 to 193 and the output buffers 151 to 153 are blocked.例文帳に追加

逆に比較結果に不一致がある場合は、スキャンパス・チェーン191〜193と出力バッファ151〜153との間の経路を遮断する。 - 特許庁

Switching circuits 21 and 25 are provided in wiring 15 and 16 which are included in signal paths in a shift mode and which are not included in signal paths at the time of a normal operation among the output signal lines of scan flip flops 11 and 12 constituting a scan chain 10.例文帳に追加

スキャンチェーン１０を構成するスキャンフリップフロップ１１，１２の出力信号線のうち、シフトモードの信号経路に含まれ、かつ通常動作時の信号経路に含まれない配線１５，１６に切替回路２１，２５が設けられている。 - 特許庁

To not only detect a manufacture defect (failure) of an integrated circuit but also make specifiable its generation position, even in the case where an output from the scan path is compressed and stored or where the number of scan paths is large.例文帳に追加

スキャンパスからの出力が圧縮格納される場合や、スキャンパス数が多い場合であっても、集積回路の製造不良（故障）を検出するだけでなく、その発生位置の特定を可能にする。 - 特許庁

The time of masking the scan path can be specified in the constitution and by masking only at a specific time during shift operation of the scan paths, only the specified flip-flop values are masked.例文帳に追加

また、スキャンパスをマスクする時刻を指定できる構成とし、スキャンパスのシフト動作中の特定時刻でのみマスクを行うことで、指定したフリップフロップの値のみをマスクする。 - 特許庁

During a scan test, first and second clock control sections 106, 107 select a scan clock input terminal 104 by a control signal from a control signal input terminal 105 to supply clock paths 108, 109 with a clock during the scan test.例文帳に追加

第１、第２のクロック制御部１０６、１０７は、スキャンテスト時に、制御信号入力端子１０５からの制御信号によってスキャンクロック入力端子１０４を選択し、クロックパス１０８、１０９へスキャンテスト時のクロックを供給する。 - 特許庁

To obtain an optical switch of a reflecting mirror moving scan type which is the optical switch for changing over the connecting states of first optical transmission paths and second optical transmission paths and with which the positioning of mirror sections are carried out easily with high accuracy, and the cost over the entire part of the device is reduced.例文帳に追加

第１の光伝送路と第２の光伝送路との接続状態を切り換えるための光スイッチにおいて、ミラー部の位置決めが容易に、また高精度に行え、かつ装置全体が安価となる反射ミラー移動走査型の光スイッチを得ることを目的とする。 - 特許庁

Assuming that a hold time error does not occurs between flipflops FF11 and FF13 but occurs between flipflops FF12 and FF13, the flipflops FF11 and FF13 reconnect scan paths P41-P44 in the order for shortening the wiring, and the flipflops FF12 and FF13 reconnect the scan paths P41-P44 in the order of late arriving time of clock.例文帳に追加

フリップフロップＦＦ１１とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生しないが、フリップフロップＦＦ１２とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生するものとすると、フリップフロップＦＦ１１、ＦＦ１３は配線が短くなるような順序で、フリップフロップＦＦ１２、ＦＦ１３はクロック到達時間の遅い順にスキャンパスＰ４１〜Ｐ４４を繋ぎ直す。 - 特許庁

The integrated circuit is provided with a delay adjusting circuit 3e in the paths from the scan FF1k to the selector 2e so that a signal delay time from a memory data output DOUT to the selector 2e becomes the same as a signal delay time from the output of the scan FF1k to the selector 2e.例文帳に追加

スキャンＦＦ１ｋからセレクタ２ｅへの経路上に、メモリデータ出力ＤＯＵＴからセレクタ２ｅへの信号遅延時間と、スキャンＦＦ１ｋの出力からセレクタ２ｅへの信号遅延時間とが同じになるように遅延調整回路３ｅを備える。 - 特許庁

Thus, a scan path for operation verification of the entire system LSI is constructed by inputting the definition information on the scan path to a register and a memory to be required for the operation verification of the system LSI, and the production test of the entire system LSI is performed via the scan paths (#13).例文帳に追加

このため、システムＬＳＩの動作検証に必要とされるレジスタやメモリに対するスキャン・パスの定義情報を入力することにより、システムＬＳＩ全体の動作検証用のスキャン・パスを構築することができ、これらのスキャン・パスを介してシステムＬＳＩ全体の実機テストを行うことができる（＃１３）。 - 特許庁

One or more scan paths connect the plurality of state holding circuits in series so that the state values may be scanned in or out to the respective nodes.例文帳に追加

１以上のスキャンパスは、状態値がそれぞれのノードにスキャンインまたはアウトされてもよいよう、複数の状態保持回路を直列に接続する。 - 特許庁

A plurality of parity information generation elements are coupled to the scan paths and configured to generate parity information showing the respective state values held in the respective nodes by the state holding circuits.例文帳に追加

複数のパリティ情報生成要素はスキャンパスに結合され、状態保持回路によってそれらそれぞれのノードにて保持されたそれぞれの状態値を示すパリティ情報を生成するよう構成される。 - 特許庁

Therefore, the wiring length between the scan paths can be prolonged locally, and consequently, the wiring jam and the occurrence of the hold time error can be reduced.例文帳に追加

したがって、局所的にスキャンパス間の配線長を長くすることができ、配線混雑およびホールドタイムエラーの発生を低減することが可能となる。 - 特許庁

To provide a method of suppressing flip-flops to be not observable irreducible minimum by masking only a part of scan paths concerning a masking method in a built-in self-checking circuit.例文帳に追加

組み込み自己検査回路におけるスキャンパスのマスク方法に関して、スキャンパスの一部のみをマスクすることにより、観測不能となるフリップフロップを必要最小限に抑える方法を提供する。 - 特許庁

To provide a method of compressing an image by which an image is divided into a plurality of scan paths each formed by pixels having the same or a similar color, and also to provide a moving image system.例文帳に追加

画像を、それぞれが同一または類似色の画素によって構成される多数の走査パスに分割する画像圧縮方法、動画像システムを提供する。 - 特許庁

Differently from the conventional coherent integration, however, an integration path is calculated not for all of the integration paths, but utilizing the different moving dimensions of a target to be detected calculated at the time of performing inter-scan correlation.例文帳に追加

但し、従来のインコヒーレント積分処理とは異なり、積分路を総当たりではなく、スキャン間相関時に算出される検出目標の運動諸元を利用し、積分路を算出する。 - 特許庁

Shield wiring 24 or scan paths 26_1 to 26_3, whose signal levels in normal operation are held constant by NAND circuits 14_1 to 14_3, are wired on both sides of a clock path 22 adjacently to the clock path 22.例文帳に追加

シールド配線２４及びＮＡＮＤ回路１４_１〜１４_３により通常動作時の信号レベルが一定に保たれるスキャンパス２６_１〜２６_３の一方がクロックパス２２に隣接するように、クロックパス２２の両側に配線されている。 - 特許庁

The flip-flops 5 with a reset terminal are inserted on the scan paths 3 and the flip-flops 5 with reset terminal are specified by a mask register 4 and are reset, so that the flip-flop values out of the test object for inputting in the flip-flops 5 with reset terminal are initialized and masked.例文帳に追加

スキャンパス３上にリセット端子付きフリップフロップ５を挿入し、マスクレジスタ４によりリセット端子付きフリップフロップ５を指定してリセットすることにより、リセット端子付きフリップフロップ５に入力するテスト対象外フリップフロップの値を初期化し、マスクする。 - 特許庁

In this multichip type semiconductor device wherein the plurality of chips formed respectively with a JTAG circuit is mounted on the same substrate, and wherein fellow boundary scan paths of the respective JTAG circuits are connected in series, a selector is provided in any of the chips to select any of TAP controllers in the respective JTAG circuits.例文帳に追加

同一基板上にJTAG回路をそれぞれ形成した複数のチップを実装し、各JTAG回路のバウンダリスキャンパスどうしを直列に接続したマルチチップ型半導体装置において、各JTAG回路のTAPコントローラのうちのいずれかを選択するセレクタをいずれかのチップに設けた。 - 特許庁

In the burn-in test, a plurality of test patterns for the burn-in are selectively generated by a circuit 20 for generating the burn-in test patterns on the chips of the LSI, and inputted in parallel to a flip-flop circuit 15 for scanning forming scan paths.例文帳に追加

バーンインテストに際して、LSI チップ上のバーンインテストパターン発生回路20で複数のバーンインテストパターンを選択的に発生し、スキャンパスを形成するスキャン用フリップフロップ回路15に並列に入力する。 - 特許庁

To provide a system and method for automatically generating an I/O partial circuit for automatically performing the connection of I/O scan paths, and for efficiently preparing the net list of an I/O partial circuit, and a storage medium for storing a program for automatically generating I/O partial circuit.例文帳に追加

Ｉ／Ｏスキャンパスの接続を自動的に行い、Ｉ／Ｏ部分回路のネットリストを効率良く作成できるＩ／Ｏ部分回路自動生成システム及びその方法ならびにＩ／Ｏ部分回路自動生成プログラムを格納した記憶媒体を提供する。 - 特許庁

A scan separation circuit 30 provided in midstream of respective signal paths comprises a selector 31 that, by switching a signal SA from a circuit block 10A and a holding signal S33, outputs it to a circuit block 10B as a signal S31, and a selector 32 that selects the signal S31, and either a signal Sin from the outside or a signal S33 at a previous stage.例文帳に追加

各信号経路の途中に設けられたスキャン分離回路３０は、回路ブロック１０Ａからの信号ＳＡと保持信号Ｓ３３を切り替えて信号Ｓ３１として回路ブロック１０Ｂに出力するセレクタ３１と、この信号Ｓ３１と外部からの信号Ｓinまたは前段の信号Ｓ３３の内のいずれか一方を選択するセレクタ３２を有している。 - 特許庁

The TAP includes in its TAP block a linear feedback shift, register, a signature register with a plurality of inputs, a step counter, a shift counter, a step/shift controller, an MISR mask register, etc., and is capable of automatically creating BIST test patterns through the use of a TAP circuit and simultaneously loading them to a plurality of parallel scan paths over a whole digital circuit.例文帳に追加

ＴＡＰはそのＴＡＰブロック内に、線形フィードバックシフトレジスタ、複数入力のシグニチャレジスタ、ステップカウンタ、シフトカウンタ、ステップ／シフトコントローラ及びＭＩＳＲマスクレジスタ等を含み、ＴＡＰ回路を用いてＢＩＳＴ試験パターンを自動的に作成すると同時にこれらをデジタル回路全体にわたる複数の並列スキャンパスへとロードすることが出来る。 - 特許庁