「Serial-parallel」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The fluctuation of the power supply voltage is compensated by a serial converter including the second and third switching element serial circuits, and the fluctuation of the voltage of the capacitor 30 due to the compensating operation is compensated by charging/discharging operation in a parallel converter including the first and second switching element serial circuits.例文帳に追加

電源電圧の変動分を、第２，第３のスイッチング素子直列回路を含む直列コンバータが補償し、この補償動作によるコンデンサ３０の電圧変動分を、第１，第２のスイッチング素子直列回路を含む並列コンバータによる充放電動作により補償する。 - 特許庁

The final-stage selector inputs a bit output one stage before, the final-stage corresponding bit signal of parallel data from a serial output buffer resistor 4, and the first-stage bit output of a serial input shift resistor 2, and selects the output of the first-stage bit output of the serial input shift resistor 2 in conformation to a test signal.例文帳に追加

終段セレクタは、１段前のビット出力と、シリアル出力バッファレジスタ４からのパラレルデータの終段対応ビット信号と、シリアル入力シフトレジスタ２の初段のビット出力とを入力し、テスト信号に対応してシリアル入力シフトレジスタ２の初段ビットの出力を選択する。 - 特許庁

To provide a simply structured serial-parallel signal conversion input/ output device capable of carrying out the control of various driven apparatus with a serial signal in a batch or of changing respective output signals of various sensors into serial signals to transmit them in a batch to a control system.例文帳に追加

駆動制御される各種機器の制御をシリアル信号によって一括して行うことができ、あるいは、各種センサの出力信号をシリアル信号化して、一括して制御系に伝送することができる簡単な構成のシリアル−パラレル信号変換入出力装置を得る。 - 特許庁

A S/P conversion section 106 converts one serial signal sequence outputted from the modulation sections 104, 105 into a parallel signal sequence so that the parallel signal sequence is allocated to the subcarrier selected by the use subcarrier selection section 102 when inverse Fourier transform is applied to the parallel signal sequence.例文帳に追加

Ｓ／Ｐ変換部１０６は、逆フーリエ変換した場合に使用サブキャリア選択部１０２が選択したサブキャリアに配置されるように、変調部１０４、１０５から出力された１本の直列な信号列を並列な信号列に変換する。 - 特許庁

As the nonlinear distortion has one-to-one correspondence between a transmission data series and transmission amplifier, the transmission data series is converted into the parallel data by a serial/parallel converter 22, and the multiplier of a pre-distortion circuit is directly decided from the parallel data.例文帳に追加

送信データ系列と送信アンプでの非直線性歪みとは一対一に対応するので、送信データ系列を直並列変換回路２２にて並列データとし、この並列データによりプリディストーション回路における乗数を直接求める。 - 特許庁

A serial circuit of the first and the second switching elements Q1, Q2 and a serial circuit of the third and the fourth switching elements Q3, Q4 are respectively connected with both terminals of a DC power source E in parallel.例文帳に追加

直流電源Ｅの両端間には、第１及び第２のスイッチング素子Ｑ１，Ｑ２の直列回路と、第３及び第４のスイッチング素子Ｑ３，Ｑ４の直列回路とがそれぞれ並列に接続される。 - 特許庁

A parallel-serial conversion unit 22 of a transmitting circuit 20 multiplexes n signals synchronizing with a transmission clock which is a high speed of n times (n is two or more integer) or more than a synchronization clock CK_SYNC, and converts to a serial form.例文帳に追加

送信回路２０のパラレルシリアル変換部２２は、同期クロックＣＫ＿ＳＹＮＣよりもｎ倍（ｎは２以上の整数）以上高速な伝送クロックに同期してｎ本の信号を多重化してシリアル形式へ変換する。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70 and a clock-detecting circuit 80.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０を含む。 - 特許庁

The game machine employs a serial transmission system for transmitting signals between a CPU 123 of a performance control board 120 and each serial-parallel converting element (included in a converting circuit 131) mounted in a sub-relay board 130.例文帳に追加

演出制御基板１２０のＣＰＵ１２３とサブ中継基板１３０に搭載された各シリアル−パラレル変換素子（変換回路１３１に含まれる。）との間での信号送信にシリアル通信方式が用いられる。 - 特許庁

A serial transmission modulation technique that translates input serial transmission data input based on the transmission rate of a corresponding modulation technique into the parallel data of bit width corresponding to the modulation technique with every carrier.例文帳に追加

対応する変調方式の伝送レートに基づいて入力される入力シリアル伝送データを搬送波ごとに当該変調方式に対応したビツト幅のパラレルデータに変換するシリアルパラレル変換手段を設ける。 - 特許庁

A control circuit for A/D converters comprises a control portion 111 for generating CS signals and clock signals sent to the many A/D converters, first and second serial/parallel conversion portions 112 and 113 for converting serial data signals sent from the many A/D converters into parallel data signals, first and second data storage portion 114 and 115 for storing the parallel data.例文帳に追加

ADコンバータ制御回路は複数のADコンバータに対するＣＳ信号、クロック信号を生成するコントロール部１１１と複数のADコンバータからのシリアルデータ信号をパラレルに変換するシリアルパラレル１変換部１１２、シリアルパラレル２変換部１１３とパラレルデータを格納するデータ１格納部１１４とデータ２格納部１１５で構成される。 - 特許庁

An SFTD coding section 10 generates, at least two transmission signals where the frequency arrangement of transmission data digital symbols in time series are adjusted, convert each transmission signal into parallel by serial/parallel conversion sections 11 and 12, and converts to OFDM signal by IDFT sections 13 and 14 and parallel/serial conversion sections 15 and 16 for transmission.例文帳に追加

ＳＦＴＤ符号化部１０で、時系列となった送信データディジタルシンボルの周波数配置の順序と位相を調整した送信信号を少なくとも２つ生成し、それぞれの送信信号を、シリアル／パラレル変換部１１、１２でパラレルに変換した後、ＩＤＦＴ部１３、１４及びパラレル／シリアル変換部１５、１６でＯＦＤＭ信号に変換して送信する。 - 特許庁

During transmission, a symbol sequence that has been modulated using a symbol rate fs(Hz) from a modulation unit 103 is input, and then converted into a parallel signal every N symbols in a serial/parallel conversion unit 109.例文帳に追加

送信時、変調部１０３からシンボル速度ｆｓ（Ｈｚ）を用いて変調されたシンボル列が入力され、シリアル／パラレル変換部１０９においてＮシンボルごとにパラレル信号に変換される。 - 特許庁

When an input of a certain pulse signal REP is detected, a serial/parallel conversion part 170 outputs in parallel a pulse signal REP, which is input in series within a predetermined time from the detection time.例文帳に追加

直並列変換部１７０は、あるパルス信号ＲＥＰの入力が検出されると、その検出タイミングから所定時間内に直列入力されるパルス信号ＲＥＰを並列出力する。 - 特許庁

To provide a circuit for detecting a synchronization pattern that can detect a position of a synchronization pattern at a high-speed on parallel data resulting from applying parallel conversion to serial data transmitted in the unit of frames.例文帳に追加

フレーム単位で伝送されてくるシリアルデータをパラレル化してなるパラレルデータ上における同期パターンの位置を検出する同期パターン位置検出回路に関し、同期パターンの位置検出を高速に行う。 - 特許庁

A regeneration determination part 171 determines whether to regenerate the pulse signal generated on the transmitting side, based on the number of pulse signal REPs output in parallel from the serial-parallel conversion part 170.例文帳に追加

再生決定部１７１は、直並列変換部１７０から並列出力されるパルス信号ＲＥＰの数に基づいて、送信側で生成されたパルス信号を再生すべきか否かを決定する。 - 特許庁

Each bit of a unique word is generated in parallel by a unique- word generating circuit 21, and unique-word parallel data output from the circuit 21 are converted into serial data by a PUS conversion circuit 22.例文帳に追加

ユニークワード生成回路２１にてユニークワードの各ビットをパラレルに生成し、このユニークワード生成回路２１から出力されるユニークワードパラレルデータをＰ／Ｓ変換回路２２でシリアルデータに変換する。 - 特許庁

The image forming apparatus is provided with a sequence control part 4 for converting serial data continuously inputted from a serially connected external device into parallel data and expanding the parallel data on a continuous address space on a memory.例文帳に追加

シリアル接続された外部デバイスから連続的に入力されるシリアルデータをパラレルデータに変換し、かつメモリ上の連続アドレス空間に展開するシーケンス制御部４を備えた画像形成装置。 - 特許庁

The CPU 16 of the lens apparatus 12 performs the serial communication and the parallel communication with the CPU 14 of the camera main body 10 so as to control a diaphragm 20 based on an iris control signal given through the parallel communication.例文帳に追加

レンズ装置１２のＣＰＵ１６は、カメラ本体１０のＣＰＵ１４とシリアル通信とパラレル通信とを行い、パラレル通信により与えられるアイリス制御信号に基づいて絞り２０を制御する。 - 特許庁

The micro-width pulse to shift a phase of an input parallel signal input regarding the phase shift pulse as a reference is serially added corresponding to the shifted parallel signal and a serial pulse signal is output.例文帳に追加

また、位相シフトパルスを基準として、入力されるパラレル信号の位相をシフトする、微小幅パルスをシフトされたパラレル信号に対応してシリアルに加算し、シリアルパルス信号を出力する。 - 特許庁

Moreover, each I/O unit 14 includes a JTAG standard parallel TDR 18 that is associated with and in parallel communication with the I/O unit's JTAG standard serial TDR 16.例文帳に追加

さらに、各々のＩ／Ｏユニット１４は、Ｉ／ＯユニットのＪＴＡＧ標準直列ＴＤＲ１６と関連し、それと並列に通信を行う、ＪＴＡＧ標準並列ＴＤＲ１８を含む。 - 特許庁

The synchronization between the plurality of parallel pixel signals output by the plurality of serial-parallel converters 112, 114 is adjusted (116) and multi-level image data corresponding to the plurality of pixel signals are output.例文帳に追加

こうして複数のシリアルパラレル変換器１１２，１１４から出力される複数のパラレルの画素信号の同期を調整して（１１６）、複数の画素信号に対応する多値画像データを出力する。 - 特許庁

Communication circuit modules 111 and 131 are provided between circuit modules, with which a multi-bit parallel signal 112 is converted to a serial signal and transmitted through a fewer number of wires and deconverted to a parallel signal 132 in a receiver side.例文帳に追加

回路モジュール間に、多ビットのパラレル信号１１２をシリアル信号に変換して、配線数を減らして送信し、受信側でパラレル信号１３２に戻す通信回路モジュール１１１，１３１を設ける。 - 特許庁

To provide a data transfer control device and an electronic device capable of achieving a bridge function of a parallel ATA (AT attachment) and a serial ATA with a small-scale circuit.例文帳に追加

小規模の回路でパラレルＡＴＡとシリアルＡＴＡのブリッジ機能を実現できるデータ転送制御装置、電子機器を提供すること。 - 特許庁

To reduce a total working time by averaging the loads of respective working machines in serial or parallel working lines equipped with same type of working machines.例文帳に追加

同種加工機を備えたシリアル又はパラレルの加工ラインにおいて、各加工機の負荷の平準化を通じて、総加工時間を短縮する。 - 特許庁

To provide an S/P (serial/parallel) conversion circuit with an elastic store that can be operated at a processing speed lower than an input speed of received data.例文帳に追加

Ｓ／Ｐ変換回路が外部から入力される速度よりも低速で動作させることができるエラスティックストア付きＳ／Ｐ変換回路を得る。 - 特許庁

A subtractor 102 generates a frame difference signal between an input video signal and a 1-frame delay signal and gives it to a serial/parallel conversion circuit 105.例文帳に追加

入力映像信号と１フレーム遅延信号間のフレーム差分信号を生成し、直列・並列変換回路１０５へ供給する。 - 特許庁

To provide a data receiver in which the scale of a serial-to-parallel conversion circuit for transmitting a Viterbi decode signal to a Leed-Solomon decoding circuit is reduced.例文帳に追加

ビタビ復号出力をリードソロモン復号部に伝達する、シリアルパラレル変換回路部の規模が削減されたデータ受信装置を提供する。 - 特許庁

A temperature compensating layer 20 of the serial resonator and a temperature compensating layer 20 of the parallel resonator have different thickness from each other.例文帳に追加

直列共振子における温度補償層２０の厚みと並列共振子における温度補償層２０の厚みとは互いに異なっている。 - 特許庁

A circuit constant of the loop antenna circuit is determined to incur serial resonance at a transmitting frequency and to incur parallel resonance at a receiving frequency.例文帳に追加

送信周波数において直列共振、受信周波数において並列共振を起こすようにループアンテナ回路の回路定数を定める。 - 特許庁

Furthermore, serial/parallel conversion by a shift register circuit results in remarkable reduction in the number of control lines which control the plurality of variable delay circuits.例文帳に追加

また、シフトレジスタ回路によるシリアル−パラレル変換により、複数の可変遅延回路を制御する制御線の本数を大きく削減する。 - 特許庁

This circuit is composed of a serial/parallel(s/p) converting part 1, a counter 2, a ROM 3, a selector 4, a selector 5, flip-flops 6 and 7 and a CPU bus 8, etc.例文帳に追加

シリアル−パラレル変換部１、カウンタ２、ＲＯＭ３、セレクタ４、セレクタ５、フリップフロップ６および７、ＣＰＵバス８などから構成される。 - 特許庁

On the other hand, input electrical signals #1-#N are mutually paralleled by serial/parallel conversion circuits to be temporarily stored in memories 3011.例文帳に追加

一方、入力電気信号＃１〜＃Ｎはそれぞれシリアル／パラレル変換回路３０１１によってパラレル化され、メモリ３０１２に一時的に蓄積される。 - 特許庁

The booster block U2, the polarity conversion circuit P2, and a serial connector of the booster capacitor C2 are connected in parallel to the current dividing diode DA1.例文帳に追加

増圧ブロックＵ２は、極性変換回路Ｐ２および増圧コンデンサＣ２の直列接続体を、電流分配用ダイオードＤＳ１に並列してなる。 - 特許庁

A conversion circuit 25 to convert a serial signal and a parallel signal based on a prescribed communication protocol P is provided in the slave station 7 for communication.例文帳に追加

所定の通信プロトコルＰに基づいてシリアル信号及びパラレル信号を変換する変換回路２５を通信用子局７内に設ける。 - 特許庁

By the use of this setup, the bank phase difference between the serial signals and the parallel signals becomes very small, so that a bank which seems surest can be selected.例文帳に追加

これによって、シリアル信号のバンクとパラレル信号のバンクの位相ずれは僅かとなるので、最も確からしいバンクの選択ができる。 - 特許庁

A peripheral ever chip 19 is provided with parallel/serial converting circuits 24 and 25, a selector 20, and a timing control circuit 27 which controls them.例文帳に追加

また、周辺エバチップ１９には、パラレル／シリアル変換回路２４，２５及びセレクタ２０と、これらを制御するタイミング制御回路２７が設けられる。 - 特許庁

The P/S converting part 104 rearranges the transmitting signal to convert the transmitting signal from the parallel data format to the serial data format.例文帳に追加

Ｐ／Ｓ変換部１０４は、送信信号の並び替えを行って送信信号をパラレルデータ形式の送信信号をシリアルデータ形式に変換する。 - 特許庁

A register 400 of this device outputs, as a parallel M-sequence generator, the same bit stream as a serial M-sequence generator provided with the same chip length.例文帳に追加

同じチップ長を持つ直列Ｍ−シーケンス発生器と同一のビット・ストリームを出力する並列Ｍ−シーケンス発生器（４００）を開示した。 - 特許庁

The converters transform the parallel data bits to a burst of eight serial data bits and apply the burst to each of four data bus terminals 160.例文帳に追加

上記コンバータは上記パラレルデータビットを８つのシリアルデータビットのバーストに変換し、上記バーストを４つのデータバス端子１６０それぞれに付与する。 - 特許庁

An LED 19 is arranged at the rear end of a compact housing of a memory stick 11 to show that the transfer mode is either the serial transfer mode or parallel transfer mode.例文帳に追加

メモリースティック１１の小型筐体の基端部に転送モードがシリアル転送モードかパラレル転送モードかを示すＬＥＤ１９を設けた。 - 特許庁

To provide a serial-parallel A/D converter for reducing nonlinear distortion due to intrinsic nonlinear distortion and a change over time of the D/A converters.例文帳に追加

Ｄ／Ａ変換器の固有非直線歪、経時変化などによる非直線歪を軽減する直並列型ＡＤ変換器を提供する。 - 特許庁

The CPU ever chip 1 is provided with parallel/serial converting circuits 12 and 13, a selector 16, and a timing control circuit 8 which controls them.例文帳に追加

ＣＰＵエバチップ１にはパラレル／シリアル変換回路１２，１３及びセレクタ１６と、これらを制御するタイミング制御回路８が設けられる。 - 特許庁

The redox flow battery system is provided with a battery unit in which serial cell groups G_1-G_3 arranging a plurality of cells C in series are connected in parallel.例文帳に追加

複数のセルCを直列に配してなる直列セル群G_1〜G_3を並列に接続してなる電池ユニットを具えるレドックスフロー電池システムである。 - 特許庁

To constitute external equipment for parallel connection or a branch unit for connecting the external equipment for a sequencer in which a serial connecting part is formed.例文帳に追加

シリアル接続部が形成されたシーケンサに対し、パラレル接続用の外部機器または外部機器を接続するための分岐ユニットを構成する。 - 特許庁