「Serial-parallel」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The printer has a network interface in addition to (or in place of) a more conventional serial or parallel interface. 例文帳に追加

プリンタに、旧来のシリアル、または、 パラレルインタフェースに加えて(もしくは、これらに代わって) ネットワーク用のインタフェースがある場合。 - FreeBSD

Thus, the sure operation can be obtained with a sufficient timing margin between the inverted serial clock and the parallel clock.例文帳に追加

したがって、反転シリアル用クロックとパラレル用クロックとの十分なタイミングマージンにより、確実な動作を得ることができる。 - 特許庁

This parallel-serial conversion circuit 300 has a data holding circuit 110, an encoding circuit 320 and a decoding circuit 330.例文帳に追加

パラレルシリアル変換回路３００は、データ保持回路１１０と符号化回路３２０と復号化回路３３０とを有する。 - 特許庁

To process the data of large capacity even with small number of pins by introducing a serial bus system to a parallel bus.例文帳に追加

並列バスに直列バス方式を導入することにより、少ないピン数でも大容量のデータ処理を可能とする。 - 特許庁

The parallel signals are converted again to four-divided serial signals and outputted to a next writing-side control means 32.例文帳に追加

また、パラレル信号は、再度４分割のシリアル信号に変換され、次の書き込み側の制御手段３２へ出力される。 - 特許庁

CIRCUIT HAVING SWITCH WITH MOSFET STRUCTURE IN SERIAL-PARALLEL SWITCHABLE TYPE CELL VOLTAGE BALANCE CIRCUIT, AND DRIVING CIRCUIT FOR THE SAME例文帳に追加

直並列切り替え式セル電圧バランス回路のスイッチをＭＯＳＦＥＴで構成した回路及びその駆動回路 - 特許庁

An S/P section 25 converts a main line video signal 1 captured by a lens 24a from a serial signal into a parallel signal.例文帳に追加

Ｓ／Ｐ部２５は、レンズ２４ａで撮影された本線映像信号１をシリアル信号からパラレル信号に変換する。 - 特許庁

The switched capacitor performs serial electric charging and parallel electric discharging for a plurality of capacitors using an output rectification voltage Vout.例文帳に追加

スイッチドキャパシタは、出力整流電圧Voutを使用した複数のキャパシタの直列充電と並列放電を実行する。 - 特許庁

A serial circuit of an auxiliary thyristor 8 and the primary side of a current transformer 9 is connected in parallel with the resistor 7 of a snubber 7.例文帳に追加

スナバの抵抗７と並列に、補助サイリスタ８と変流器９の１次側との直列回路が接続されている。 - 特許庁

The serial circuit 21 is comprised of an inductor L1 and a capacitor C1, and connected in parallel between the drain and the source of the FET 20.例文帳に追加

直列回路２１はインダクタＬ１とキャパシタＣ１とで構成し、ＦＥＴ２０のドレイン−ソース間に並列接続した。 - 特許庁

The depunctured circuit receiving the bits converts input serial data into parallel data in the block unit and latches them to the latch circuit.例文帳に追加

これを受信したデパンクチャド回路では、ブロック単位に入力シリアルデータをパラレルデータへ変換してラッチ回路へラッチする。 - 特許庁

In the semiconductor switch circuit, a switch for transient currents is connected to a capacitor 7 in series in parallel with the semiconductor switch, and further a switch 5 for transient currents is connected to the serial connection circuit of a coil 6 in parallel.例文帳に追加

半導体スイッチに並列に過渡電流用スイッチとコンデンサを直列に接続し、さらに並列に過渡電流スイッチとコイルの直列接続回路を接続する。 - 特許庁

Serial data 81 having a frame configuration are converted into parallel data in a shift register 2 and further converted into the parallel data of the data bus width (8 bits) of a CPU 6 in a flip-flop 3.例文帳に追加

フレーム構成をとるシリアルデータ８１はシフトレジスタ２にてパラレルデータに変換され、さらにフリップ・フロップ３にてＣＰＵ６のデータバス幅（８ビット）のパラレルデータに変換される。 - 特許庁

The parallel ATA cable with an appropriate length that can freely change directions is attached to the converter of serial ATA and parallel ATA.例文帳に追加

本発明は、シリアルＡＴＡとパラレルＡＴＡの変換回路に、適切な長さの、向きを自在に変えられるパラレルＡＴＡのケーブルを取り付けることによってこれらを解決する。 - 特許庁

A shift register 14 samples input data 10 according to a clock 12, converts the serial input data into parallel data and outputs the parallel data to a reception data selection section 16 and a data selector 18.例文帳に追加

シフトレジスタ14では、入力データ10をクロック12に従ってサンプリングし、シリアルデータからパラレルデータに変換して受信データ選択部16およびデータセレクタ18に出力する。 - 特許庁

The parallel time code data converted by the serial- parallel conversion circuit and succeeding the leading time data bit detected by the leading time data bit detection circuit is held by a data latch.例文帳に追加

データラッチでは、先端時刻データビット検出回路で検出した先端時刻データビット以降で、シリアル・パラレル変換回路で変換されたパラレルの時刻コードデータを保持する。 - 特許庁

The parallel random number generating part 30 generates a parallel random number such as a random number RM0 for probability generation or a random number RM1 for offset from uniform serial random numbers.例文帳に追加

パラレル乱数生成部３０は一様性の有るシリアル乱数より確率生成用乱数ＲＭ０やオフセット用乱数ＲＭ１等のパラレル乱数を生成する。 - 特許庁

Input signals are converted into complex parallel signals by serial/parallel convertors 101, 102, and 103, respectively, and subcarriers and modulation schemes are assigned for each channel.例文帳に追加

入力信号はそれぞれシリアルパラレル変換器１０１，１０２，１０３で複素パラレル信号に変換され、サブキャリアと変調方式とが通信チャンネル毎に割り当てられる。 - 特許庁

For level 2, the parallel data bus 11 is controlled to use a system and data transfer is performed with doubled clock frequency of usual operation by a parallel/serial mixed transfer method.例文帳に追加

レベル２のときは、パラレルデータバス１１を１系統使用するように制御し、クロック周波数を通常の２倍にしてパラレル・シリアル混合転送方式でデータ転送を行う。 - 特許庁

To convert each of parallel data of the X coordinate for each X coordinate detection line and parallel data of the Y coordinate for each Y coordinate detection line into serial data and output them.例文帳に追加

Ｘ座標検出ライン毎のＸ座標のパラレルデータと、Ｙ座標検出ライン毎のＹ座標のパラレルデータとをそれぞれシリアルデータに変換して出力する。 - 特許庁

To provide a serial-parallel conversion circuit by which the content of output data of a synchronous serial data circuit can be measured in real time without problems even when a conventional slow measuring instrument is employed.例文帳に追加

同期式シリアルデータ回路の出力データの内容を、既存の低速測定装置を使っても、問題なくリアルタイムに測定可能にするシリアル・パラレル変換回路を提供する。 - 特許庁

The serial circuit of third and fourth switches Q3, Q4 for constituting the half bridge type inverter is connected in parallel to the serial circuit of the first and second capacitors 7, 8.例文帳に追加

第１及び第２のコンデンサ７、８の直列回路に並列にハーフブリッジ型インバータを構成するための第３及び第４のスイッチＱ３，Ｑ４の直列回路を接続する。 - 特許庁

A main control circuit 71 has a serial output circuit (41) which converts the signal output parallel from the put-out number decision means to the serial signal to be output to the hopper control circuit (51).例文帳に追加

主制御回路（７１）は、払出数判定手段からパラレル出力された信号をシリアル信号に変換してホッパー制御回路（５１）へ出力するシリアル出力回路（４１）を備える。 - 特許庁

To achieve synchronous serial bus connection by providing a logic circuit part between a host side parallel bus interface and a device side serial bus interface, and omitting a controller interposed between those interfaces.例文帳に追加

ホスト側パラレルバスインターフェースとデバイス側シリアルバスインターフェースの間に論理回路部を設け、両者間に介在されるコントローラを省略して同期式シリアルバス接続を実現すること。 - 特許庁

The serializer circuitry for high-speed serial data transmitter circuitry on a programmable logic device ("PLD") or the like includes circuitry 10 for converting parallel data having any of several data widths to serial data.例文帳に追加

プログラマブルロジックデバイス（「ＰＬＤ」）上の高速シリアルデータ送信回路網などは、任意の幾つかのデータ幅を有するパラレルデータをシリアルデータに変換するための回路網（１０）を含む。 - 特許庁

The serial resonance circuit has resonance frequency that coincides with the resonance frequency of the parallel resonance circuit, wherein the inductance of the serial resonance circuit is Cb×Ra^2 and capacitance is Lb/Ra^2 when the inductance of the parallel resonance circuit is defined as Lb, capacitance as Cb and the resistance of the serial resonance circuit as Ra.例文帳に追加

直列共振回路は並列共振回路の共振周波数と一致した共振周波数を有し、並列共振回路のインダクタンスをＬｂ、キャパシタンスをＣｂとし、直列共振回路の抵抗をＲａとした場合、直列共振回路のインダクタンスはＣｂ・Ｒａ^２、キャパシタンスはＬｂ／Ｒａ^２である。 - 特許庁

The signals received by an antenna 116 are orthogonally demodulated by a receiver 108 converted into serial signals by a serial/parallel converter 109 processed by a discrete Fourier transformer 110, returned to their subcarrier order by the randomizer 104, demodulated by parallel/serial converters 112, 113, and 114, and then outputted.例文帳に追加

アンテナ１１６で受信された信号は受信機１０８で直交復調され、シリアルパラレル変換器１０９でパラレル信号に変換され、離散的フーリエ変換器１１０で処理され、ランドマイザ１０４で元のサブキャリアの順序に戻され、パラレルシリアル変換器１１２，１１３，１１４で復号されて出力される。 - 特許庁

In the method of transmitting data, a transmitter is provided with a parity generator which generates horizontal parity for a plurality of bit data respectively inputted to the plurality of parallel-to-serial conversions and vertical parity for a plurality of serial data outputted from the parallel-to- serial conversions with respect to a plurality of bit data to be transmitted.例文帳に追加

送信したい複数ビットデータについて、送信器にパリティ生成器を備え、複数のパラレル−シリアル変換器のそれぞれに入力される複数ビットデータに対して水平パリティを生成し、前記パラレル−シリアル変換器から出力される複数のシリアルデータに対して垂直パリティを生成する構成とする。 - 特許庁

Each unit substrate part 22 includes: a control circuit mount part 25 on which a control circuit is selectively mounted; a serial parallel IC 26; an input and output circuit part 27; a connection part 28 having four input and output terminals 28a; and a serial communication line 29 connecting the control circuit to the serial-parallel IC 26.例文帳に追加

各単位基板部２２に、制御回路が選択的に実装される制御回路実装部２５、シリアルパラレルＩＣ２６、入出力回路部２７、４個の入出力端子２８ａを備えた接続部２８を設けると共に、制御回路とシリアルパラレルＩＣ２６との間を接続するシリアル通信配線２９を設ける。 - 特許庁

The bus station 15 has a serial connection part connectable to a serial/parallel converter 26 of separate valve units 24, 25, the serial/parallel converter 26 is connected to an electric drive part of the valves 11 of the separate valve units 24, 25, and electric drive operation is performed through the bus station 15 and/or sensor line.例文帳に追加

バスステーション１５は、別のバルブユニット２４，２５のシリアル／パラレルコンバータ２６に接続可能なシリアル接続部を有し、シリアル／パラレルコンバータ２６は制御ライン１９，２７を介して、当該別のバルブユニット２４，２５のバルブ１１の電気駆動部に接続されて、バスステーション１５及び又はセンサラインを介して、電気駆動操作を行う。 - 特許庁

A selector 103 selects a high-speed serial output as an inspection target from high-speed serial outputs of a plurality of high-speed operation circuits 105 according to a chip selection signal CS, and outputs it to a serial-to- parallel converter 102, which in turn converts it into a low-speed parallel output and outputs it to a low-speed LSI tester 100.例文帳に追加

複数の高速動作回路１０５の高速シリアル出力のうち、チップセレクト信号ＣＳによりセレクタ１０３で検査対象となる高速シリアル出力を選択してシリアルパラレル変換器１０２に出力し、シリアルパラレル変換器１０２で低速パラレル出力に変換して低速ＬＳＩテスタ１００に出力する。 - 特許庁

When the serial data for the differential signal line and the clock mapping are changed, the connection switching circuit 20 switches the connection of the signal lines for replacing the clock by the serial data, and the mapping changing circuit 110 changes the mapping of the data channel for the parallel data outputted from the serial/parallel conversion circuit 40.例文帳に追加

差動信号線に対するシリアルデータ、クロックのマッピングが変更された場合に、接続切り替え回路２０が、クロックとシリアルデータを入れ替えるための信号線の接続の切り替えを行い、マッピング変更回路１１０が、シリアル／パラレル変換回路４０から出力されるパラレルデータに対するデータチャネルのマッピングの変更を行う。 - 特許庁

The serial converter comprises a first device for outputting one or more of parallel data and a clock signal; an external clock source for generating the reference clock signal; and a serial converter unit for generating a serial clock signal, independently of the clock signal in synchronism with the reference clock signal to convert data transmitted in parallel from a first device so as to transmit the data as one piece of continuous serial data.例文帳に追加

一つ以上の並列データとクロック信号とを出力する第１装置と、基準クロック信号を発生する外部クロックソースと、基準クロック信号に同期し、クロック信号とは独立した直列クロック信号を生成して、第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含む。 - 特許庁

The controller E is made to establish a serial circuit when a remote control unit B having serial constitution is connected to the controller E or to establish a parallel circuit when a remote control unit C having parallel constitution is connected to the controller E.例文帳に追加

シリアル構成のリモコン装置ＢがコントローラＥに接続された場合は、コントローラＥにシリアル回路を成立させ、パラレル構成のリモコン装置ＣがコントローラＥに接続された場合は、コントローラＥにパラレル回路を成立させるように構成した。 - 特許庁

To provide a semiconductor integrated circuit device where high-speed operation circuit such as a serial/parallel conversion circuit, a parallel/serial conversion circuit or the like is built in, and which permits an ordinary semiconductor inspection apparatus to inspect the high-speed operation circuit.例文帳に追加

シリアルパラレル変換回路及びパラレルシリアル変換回路等の高速動作回路を内蔵し、しかも一般的な半導体集積回路検査装置による該高速動作回路の検査が可能な半導体集積回路装置を提供すること。 - 特許庁

A board-side IC substrate 601 for mounting serial-parallel conversion ICs 616 to 619 is provided at the side of the game board 6, and the serial data are converted into parallel data and are supplied to respective lamps 125a to 125f, 126a to 126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

Data are read from the transmission buffer 12 in response to a transmission rate to apply parallel/serial conversion in a parallel/serial(P/S) conversion circuit 13, a 2B+D multiplexer circuit 14 multiplexes the data with voice data, the resulting data are sent to a telephone set.例文帳に追加

伝送レートに応じて送信用バッファ１２からのデータの読み出し、パラレル／シリアル（Ｐ／Ｓ）変換回路１３におけるパラレル／シリアル変換動作が行われ、２Ｂ＋Ｄ多重化回路１４で、音声データと多重化されて電話機に送信される。 - 特許庁

A game board side IC board 601 with a serial-parallel conversion ICs 616-619 placed on it is installed on the side of the game board 6 and serial data are converted into parallel data to be supplied to respective lamps 125a-125f and 126a-126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

Data are sent/received between a control section 12 of the data transmitter-receiver 10 and a control section 22 of a data transmitter- receiver 20 via a serial/parallel conversion section 14, a data conversion section 16, infrared ray light emission/light receiving sections 18, 28, a data conversion section 26, and a serial/parallel conversion section 24.例文帳に追加

データ送受信装置10の制御部12とデータ送受信装置20の制御部22の間では、シリアル／パラレル変換部14、データ変換部16、赤外線発光／受光部18、28、データ変換部26、およびシリアル／パラレル変換部24を介してデータを授受している。 - 特許庁

The complex resonance circuit CRC is constituted of the input end t2, first and second serial resonance circuits SRC1 and SRC2 connected in parallel, and an output end t3 connected in parallel with an inductance L4 of the second serial resonance circuit SRC2.例文帳に追加

複合共振回路ＣＲＣは、入力端ｔ２、並列接続した第１および第２の直列共振回路ＳＲＣ１、ＳＲＣ２、ならびに第２の直列共振回路ＳＲＣ２のインダクタンスＬ４に並列接続した出力端ｔ３からなる。 - 特許庁

To achieve the combination of independent optimum input and output bus width by equipping with a data transmission controller for effecting equivalent transmission capacity conversion between parallel-serial to permit customization by making a parallel bus width and a serial lane independent.例文帳に追加

本発明の目的は、パラレル-シリアル間の等価伝送容量変換を行うデータ伝送制御装置を具備し、パラレルバス幅、シリアルレーンを独立することでカスタマイズ可能とし、独立して最適な入出力バス幅の組み合わせを実現することにある。 - 特許庁

The control circuit 313 inputs the result of the computation (the data transmitted from a CPU 56 of the main board 31) as verification data from the serial-parallel converter 373D while outputting the data for verification to the serial-parallel converter 373D.例文帳に追加

制御回路３１３は、シリアル−パラレル変換器３７３Ｄから認証データとしての演算結果（主基板３１のＣＰＵ５６が送信したデータ）を入力するとともに、シリアル−パラレル変換器３７３Ｄに認証用データを出力する。 - 特許庁

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S.例文帳に追加

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。 - 特許庁

According to the configuration of the image forming device, an image processing board 510 is provided with a parallel/serial converting section 511 for serializing image data, and the exposure device 520 is provided with a serial/parallel converting section 521 for restoring the transmitted serialized image data to the original image data.例文帳に追加

画像処理基板５１０には、画像データをシリアル化するためのパラレル／シリアル変換部５１１が設けられ、露光装置５２０には、シリアル化されて伝送されてきた画像データを元に戻すためのシリアル／パラレル変換部５２１が設けられる。 - 特許庁

A serial parallel conversion circuit 1 applies byte interleave demultiplexing to a received STS-3c concatenation signal, serial parallel conversion circuits 2-4 apply bit interleave demultiplexing to the demultiplexed concatenation signals, and BIP-N arithmetic circuits 5-7 conduct an arithmetic operation of a BIP-N code.例文帳に追加

シリアルパラレル変換回路１は入力されたＳＴＳ−３ｃのコンカチネーション信号をバイトインタリーブ分離し、シリアルパラレル変換回路２〜４ではその信号をビットインタリーブ分離し、ＢＩＰ−Ｎ演算回路５〜７はＢＩＰ−Ｎ符号の演算を行う。 - 特許庁