「Serial-parallel」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a serial/parallel conversion apparatus in which the circuit scale can be reduced without damaging the functions.例文帳に追加

機能を損なうことなく、回路削減を実現することができるシリアルパラレル変換装置を提供する。 - 特許庁

A PLL114 receives the delay parallel data clock (DP_CLK) to generate the serial data clock (S_CLK).例文帳に追加

ＰＬＬ１１４は、遅延並列データ・クロック（ＤＰ＿ＣＬＫ）を受けて、直列データ・クロック（Ｓ＿ＣＬＫ）を生成する。 - 特許庁

The restoration means restores the parallel signal composed in the predetermined permutation based on the serial signal.例文帳に追加

復元手段は、シリアル信号に基づいて所定の順列で構成されるパラレル信号に復元する。 - 特許庁

Electro-mechanical coupling coefficients k^2 of the serial resonator 12 and the parallel resonator 11 are different from each other.例文帳に追加

直列共振子１２と並列共振子１１との電気機械結合係数ｋ^2が互いに異なる。 - 特許庁

The data processing unit 1 converts serial data of STM-16 format into parallel data consisting of 8-bytes (64-bits) each.例文帳に追加

データ処理装置１は、ＳＴＭ—１６のシリアルデータを８バイト（６４ビット）ごとのパラレルデータに変換する。 - 特許庁

In this system, a transmission side LSI 1 transmits a clock in parallel with serial data through electric cables 3A, 3B with light speed.例文帳に追加

送信側ＬＳＩ１からは、電気ケーブル３Ａ，３Ｂでシリアルデータとともにクロックを高速並送させる。 - 特許庁

In an optical transmitter 10, a data signal in a serial form is serial/parallel converted, the data signal in a parallel form and a clock signal which is synchronized with the data signal in an original serial form are mutually frequency multiplexed, converted into an optical signal and transmitted.例文帳に追加

光送信装置１０では、シリアル形式のデータ信号をシリアル／パラレル変換し、当該パラレル形式のデータ信号と、クロック信号—元のシリアル形式のデータ信号に同期している—とを互いに周波数多重して、光信号に変換して送信する。 - 特許庁

The data transmission reception circuit 1d extracts only a reception signal RSD1 from the signal on the transmission line 1e, a composite circuit 1f obtains an original serial data RSD0 and also extracts a synchronization signal CLK3, and the obtained serial data is converted into parallel data RPD in a serial-parallel conversion circuit 1g.例文帳に追加

データ送受信回路1dは伝送線路1e上の信号から受信信号RSD1のみを抽出し、複合化回路1fで元のシリアルデータRSD0を得ると共に同期信号CLK3を抽出し、得られたシリアルデータをシリアル−パラレル変換回路1gでパラレルデータRPDに変換する。 - 特許庁

When a serial-parallel conversion unit 32 of a receiving circuit 30 converts a signal of the serial format to that of a parallel format synchronizing with a transmission clock CK_TRS, the signal is outputted to a succeeding circuit one by one according to the timing of each signal received in the serial form.例文帳に追加

受信回路３０のシリアルパラレル変換部３２は、伝送クロックＣＫ＿ＴＲＳに同期して、シリアル形式の信号を、パラレル形式の信号に展開する際、シリアル形式にて受信した各信号のタイミングに応じて、順次、後段の回路へ出力する。 - 特許庁

A serial parallel conversion circuit in a serial parallel converter of the digital exchange consists of a 1:4 transceiver 60, 4 variable converters 71-74, and 16 select circuits 91-106 (graphical symbols 99-106 not shown).例文帳に追加

ディジタル交換機のシリアルパラレルコンバータにおけるシリアルパラレル変換回路は、１：４トランシーバ６０と、４個の可変コンバータ７１〜７４と、１６個のセレクト回路９１〜１０６（９９〜１０６は図示省略）とから構成される。 - 特許庁

To provide a parallel-to-serial converter and a parallel to serial conversion method that can reduce number of flip-flop circuits in use and ensure a timing margin furthermore for setup, and hold times at operation of logic gates.例文帳に追加

使われるフリップフロップの数が減り、かつロジックゲートの動作時のセットアップ時間及びホールド時間にタイミングマージンがさらに確保される並列−直列コンバータ回路及び並列−直列コンバータ方法を提供する。 - 特許庁

Reference numeral 101 denotes a communication apparatus A for transmitting/receiving a parallel signal, reference numeral 103 denotes a communication apparatus B for transmitting/receiving a serial signal, and a reference numeral 102 denotes a signal transmission/reception apparatus provided between the apparatuses 101 and 103 to convert the parallel signal to the serial signal and vice versa.例文帳に追加

101はパラレル信号を送受信する通信装置A、103はシリアル信号を送受信する通信装置B、102は通信機間でパラレル信号とシリアル信号の変換を行う信号送受信装置である。 - 特許庁

A code synchronous and serial/parallel conversion circuit 1 synchronizes codes and converts a receiving system Y into information systems I1 to IK and a testing system P in serial and parallel, and outputs them to a first stage decoding circuit 2.例文帳に追加

符号同期及び直列／並列変換回路１は符号同期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査系列Ｐとに直列／並列変換し、第１段復号回路２に出力する。 - 特許庁

A data converter 27 is accessible in a bit parallel word serial format from a data bus 26 side, and is constituted of a plurality of basic data converters accessible in the bit serial word parallel format from an internal bus 25 side.例文帳に追加

データ変換器２７は、データバス２６側からビットパラレル・ワードシリアル形式でアクセス可能であり、内部バス２５側からビットシリアル・ワードパラレル形式でアクセス可能な複数面の基本データ変換器によって構成される。 - 特許庁

Upon receiving serial data, the serial data received are converted into parallel data having a shorter bit width than a data boundary, and a data section position is detected, with respect to the converted parallel data.例文帳に追加

上記の課題を解決するために、本発明では、シリアルデータ受信時に、受信したシリアルデータをデータ境界より短いビット幅のパラレルデータに変換し、変換したパラレルデータに対してデータ区切り位置を検出する。 - 特許庁

To provide a parallel/serial conversion circuit that copes with a low frequency and converts parallel data into serial data at a low cost, with a simple circuit configuration.例文帳に追加

ｎビットのパラレルデータをシリアルデータに変換する場合に、ｎ倍周波数のシリアルクロックやｎビットのシフトレジスタを用いると、高周波数のクロックや高周波数対応の回路素子を用いることになるため、回路構成が複雑になる。 - 特許庁

By installing at least one serial or parallel interface terminal on each light source device, at least one light source device and the outside terminal is connected through the serial or parallel interface.例文帳に追加

各光源装置本体内に少なくとも１個のシリアルあるいはパラレルインタフェース端子を設けることにより、少なくとも１台の光源装置本体と外部端末間とをシリアルあるいはパラレルインタフェースを介して接続する。 - 特許庁

The parallel units 10a to 10e are serially connected to each other, namely, the plurality of unit batteries 101 to 110 are connected in so called multi-serial parallel connection.例文帳に追加

そして、並列ユニット１０ａ〜１０ｅ間は、直列接続されており、複数の素電池１０１〜１１０は、所謂、多直多並に電気接続されている。 - 特許庁

A data converter 11 converts a parallel signal from the transmitter-receiver 10 into a serial signal and supplies the parallel signal to the transmitter-receiver 10.例文帳に追加

データ変換器１１は、送受信機１０からのパラレル信号をシリアル信号に変換するとともに、送受信機１０にパラレル信号を供給する。 - 特許庁

In the ladder filter, a first inductor L1 is serially connected to a parallel resonator 5, and a second inductor L2 is connected in parallel to a serial resonator 7.例文帳に追加

ラダー型フィルタにおいて、並列共振子５に第１インダクタＬ１を直列に接続し、直列共振子７に第２インダクタＬ２を並列に接続する。 - 特許庁

A serial circuit composed of a feedback diode and a capacitor is connected in parallel with the solenoid coil and, in addition, a light emitting diode is connected in parallel with the capacitor.例文帳に追加

ソレノイドコイルに、還流用ダイオードとコンデンサからなる直列回路を並列に接続し、さらにこのコンデンサに発光ダイオードを並列に接続する。 - 特許庁

In the punctured circuit, a signal from a convolution encoder 11 is made parallel in a block unit by a serial/parallel converter 12 and is latched to a latch circuit 13.例文帳に追加

パンクチャド回路では、畳み込み符号化器１１からの信号をシリアル／パラレル変換器１２でブロック単位にパラレル化してラッチ回路１３へラッチする。 - 特許庁

A data latch part 3 latches the data signals, which is converted into the parallel signals by the serial/ parallel conversion part 1, at the timing of latch signals decoded by the address decoding part 2.例文帳に追加

データラッチ部３はシリアル／パラレル変換部１でパラレル信号に変換されたデータ信号をアドレスデコード部２でデコードされたラッチ信号のタイミングでラッチする。 - 特許庁

The output buffer 6 receives parallel digital data converted by the A/D converter, converts the parallel data into serial data and gives the data to the computer 4.例文帳に追加

出力バッファ６は、変換器３で変換されたビットパラレルのデジタル出力を入力し、シリアルデータに変換して計算機４に出力する。 - 特許庁

A parallel series conversion device 14 treats the demodulation signal as an input, and converts it from a parallel form to a serial form and outputs it as demodulation data s1-sM.例文帳に追加

並直列変換装置１４は、復調信号を入力として並列形式から直列形式に変換し、復調データｓ１〜ｓＭとして出力する。 - 特許庁

A motor controller 2 for rotating and driving any one of two motors M1, M2 has a first serial circuit 11, a second serial circuit 12, and a third serial circuit 13 which are connected in parallel to a battery 10.例文帳に追加

モータ制御装置２は、２つのモータＭ１，Ｍ２のいずれか一方を回転駆動させるもので、バッテリ１０に並列接続される第一直列回路１１、第二直列回路１２、第三直列回路１３を有する。 - 特許庁

A parallel/serial converting circuit 217 converts the latched signals into a serial signal and outputs the serial signal to output ins 103 through respective selector circuits 203 at one time in synchronization with a count value outputted from an N-ary counter circuit 214.例文帳に追加

パラレル−シリアル変換回路２１７はこれをシリアル信号に変換して、Ｎ進カウンタ回路２１４の出力するカウント値に合わせて各セレクタ回路２０３を経て出力ピン１０３に一斉に出力する。 - 特許庁

Each functional board carries out data communication between the boards, through serial transmission, by a parallel-serial conversion circuit (P←→S) mounted on a bus connection part, and determines the rightness of a data read by the serial transmission.例文帳に追加

各機能ボードは、バス接続部に搭載するパラレル−シリアル変換回路（Ｐ⇔Ｓ）によってボード間のデータ通信をシリアル伝送で行い、このシリアル伝送で読み込んだデータの正当性をソフトウェア処理で判断する。 - 特許庁

Three operations, i.e. an operation for storing packets in the serial/parallel converter and writing them simultaneously in parallel into respective SDRAMs, an operation for storing signals read out from the SDRAMs in the parallel/serial converter, and a refresh operation, are performed within the refresh period.例文帳に追加

パケットを直並列変換器に格納してバッファメモリの各ＳＤＲＡＭに並列に同時に書き込む動作と，ＳＤＲＡＭからの読み出し信号を並直列変換器に格納する動作と，リフレッシュ動作の３つの動作をリフレッシュ周期内で行うよう構成する。 - 特許庁

A composite PC card 100 comprises two function blocks 101 and 102, a parallel bus interface 103 that is a bus interface for connecting with a computer body side, a parallel/serial converter 104 connected to the parallel bus interface 103, and serial buses 105a and 105b for connecting the parallel/serial converter 104 to the two function blocks 101 and 102, respectively.例文帳に追加

複合ＰＣカード１００は、２つの機能ブロック１０１および１０２と、コンピュータ本体側と接続するためのバスインターフェースであるパラレルバスインターフェース１０３と、パラレルバスインターフェース１０３に接続されるパラレル／シリアル変換器１０４と、パラレル／シリアル変換器１０４と２つの機能ブロック１０１，１０２をそれぞれ接続するシリアルバス１０５ａおよび１０５ｂによって構成されている。 - 特許庁

After the parallel data read from the SDRAM 106 is converted into a serial data, its syndrome is calculated, the obtained syndrome is used to find an error position in the serial data which is read out; the error position data is corrected through bit inversion; then the serial data whose error correction has been completed is converted into parallel data.例文帳に追加

ＳＤＲＡＭ１０６より読み出したパラレルデータをシリアルデータに変換した後にシンドロームを計算し、得られたシンドロームにより読み出したシリアルデータの誤り位置を見つけし、その誤り位置データをビット反転により訂正し、該訂正が終了したシリアルデータをパラレルデータに変換する。 - 特許庁

The clock data recovery circuit has a SerDes circuit 101 for receiving a serial data and a reference SerDes circuit 102 for receiving a parallel running clock signal, wherein the SerDes circuit 101 carries out serial-parallel conversion of the serial data received by a regenerated clock which is phase-controlled using a phase control signal P_CS generated by the reference SerDes circuit 102.例文帳に追加

シリアルデータを受信するSerDes回路101と、並走クロック信号を受信する参照SerDes回路102とを有し、SerDes回路101は、参照SerDes回路102の生成した位相制御信号P_CSを用いて位相制御された再生クロックにより受信したシリアルデータの直列並列変換を行う。 - 特許庁

A parallel serial converter 84 converts a drive signal for drivers 88a-88c into a serial signal and gives the signal to a signal changeover device 111.例文帳に追加

駆動装置８８ａ乃至８８ｃの駆動信号は、並列直列変換器８４によって、直列信号に変換され、信号切替装置１１１に送信される。 - 特許庁

After a conversion section 402 converts parallel data into serial data, a photoelectric conversion section 404 converts the serial data into a signal light and makes the signal light incident onto an optical fiber 410.例文帳に追加

変換部４０２でパラレルデータをシリアルデータに変換した後、光電変換部４０４でシリアルデータを信号光に変換し、この信号光を光ファイバ４１０に入射する。 - 特許庁

In this test, the DRAM 11, 12, 13 having a short test time are tested in serial, the DRAM 14 having the longest test time is tested in parallel to this serial test.例文帳に追加

この試験は、試験時間の短いＤＲＡＭ１１，１２，１３をシリアルに試験し、このシリアルな試験に平行して試験時間の最も長いＤＲＡＭ１４をパラレルに試験する。 - 特許庁

A parallel/serial converter 14 reads only bits from which a deletion bit designated by a deletion pattern is removed among latched data by the latch circuit 13, makes them serial and transmits them.例文帳に追加

パラレル／シリアル変換器１４は、ラッチ回路１３のラッチしたデータのうち、消去パターンで指定された消去ビットを除いたビットだけを読み出してシリアル化し送出する。 - 特許庁

An original point data 23 out of the data held in the serial/parallel conversion part 5 is held in a register 21 with an original point passing bit 24 indicating the original point passing of a serial encoder.例文帳に追加

シリアル／パラレル変換部５に保持されたデータのうちの原点位置データ２３はシリアルエンコーダの原点通過を示す原点通過ビット２４でレジスタ２１に保持される。 - 特許庁

A first external memory 20 is connected via serial wiring 22 to a serial/parallel converter 19 and is connected to the data processor, such as a CD-ROM encoder/decoder 11.例文帳に追加

第１の外部メモリ２０は、シリアル配線２２を介してシリアル／パラレル変換回路１９と接続され、ＣＤ−ＲＯＭエンコーダ／デコーダ１１などのデータ処理装置と接続される。 - 特許庁

A host interface circuit (20) includes a 1st serial interface circuit (25) which inputs/outputs a serial data by differential operation, a parallel interface circuit (33), and other interface circuits.例文帳に追加

ホストインタフェース回路（２０）は、差動でシリアルデータを入出力する第１シリアルインタフェース回路（２５）、パラレルインタフェース回路（３３）及びその他のインタフェース回路を有する。 - 特許庁

To provide a parallel-serial conversion circuit capable of transmitting serial data without the need for a transmission path for a bit delimiter signal with low power consumption while preventing the circuit scale from being increased.例文帳に追加

回路規模の増大を防ぎ、低消費電力で、ビット区切り信号の伝送経路を設けずにシリアルデータを伝送可能なパラレル・シリアル変換回路を提供する。 - 特許庁

A reading-side control means 30 converts data read from a copy source hard disk drive device 40 a from parallel signal to a serial signal and divide the serial signal into four.例文帳に追加

読み取り側の制御手段３０は、複写元ハードディスクドライブ装置４０から読み取ったデータを、パラレル信号からシリアル信号に変換し、このシリアル信号を４分割する。 - 特許庁

A shift register 1 inputs a serial signal DT in order according to a clock signal CLK and converts the inputted serial signal DT to a parallel signal Data.例文帳に追加

シフトレジスタ１は、クロック信号ＣＬＫに基づいてシリアル信号ＤＴを順次取り込み、取り込んだシリアル信号ＤＴをパラレル信号Ｄａｔａに変換する。 - 特許庁

For a load 1 that is represented with a serial resonance circuit, the serial resonance circuit and a parallel resonance circuit are used together to form matching circuits 3, 4, 5.例文帳に追加

直列共振回路で表現される負荷１に対して、直列共振回路と並列共振回路を併用して整合回路３，４，５を形成するように構成した。 - 特許庁

To provide a Gigabit Ethernet (R) multiplexing system which includes a serial/parallel conversion function for monitoring a port boundary continuously, without decreasing the transmission efficiency of serial data.例文帳に追加

シリアルデータの伝送効率を落とさず、常時ポート境界を監視することができるシリアル−パラレル変換機能を備えたギガビットイーサネット多重装置を提供する。 - 特許庁

The filter property compensation circuit 3 comprises: a serial circuit of a dielectric resonator 4 and a capacitor C; and a resistor R connected in parallel to the serial circuit.例文帳に追加

フィルタ特性補償回路３は誘電体共振器４とキャパシタンスＣとの直列回路と、その直列回路に対して並列に接続される抵抗Ｒとを備える。 - 特許庁