「adder」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

A level control signal Vapc from a level control circuit 220 controls transmission power in response to a target transmission power level signal Vramp and the detection signal Vdet of the adder.例文帳に追加

レベル制御回路２２０からのレベル制御信号Ｖａｐｃは、目標送信パワーレベル信号Ｖｒａｍｐと加算器の検出信号Ｖｄｅｔとに応答して送信電力を制御する。 - 特許庁

Relating to an adder 15, an estimation echo signal gk is subtracted from an input symbol Vk and a demodulation symbol xk is outputted.例文帳に追加

加算器は入力シンボルから推定エコー信号を減算して復調シンボルを生成し、トレリス復号部は前記復調シンボルをトレリス復号処理して最尤推定送出シンボル系列を算出する。 - 特許庁

Each signal is added for every line with a signal adder 20 and added signal multiplexed in a frequency space for every line is taken out and read with a single signal line.例文帳に追加

各信号は、信号加算器２０によって各行毎に加算され、各行毎に周波数空間で多重化された加算信号が、１つの信号線により取り出され、読み出される。 - 特許庁

An adder 22, 23 adds pixel-of-interest data, error distributed at a position of the pixel of interest, a random number RND and an adjustment value and supplies the addition result Pxy to a selector 37.例文帳に追加

加算器２２、２３は、着目画素データとその着目画素の位置に分配された誤差、乱数ＲＮＤ、及び、調整値を加算し、その加算結果Ｐｘｙをセレクタ３７に供給する。 - 特許庁

An adder 22 adds the detection signal from the sensor 14 and the offset voltage supplied from a PID arithmetic circuit filter arithmetic circuit 25 through a D/A converter 25 together.例文帳に追加

加算器２２では、センサ１４からの検出信号と、Ｄ／Ａコンバータ２６を介してＰＩＤ演算回路・フィルタ演算回路２５から供給されるオフセット電圧とが加算される。 - 特許庁

To provide a floating-point adder/subtractor of three-term input allowing acquisition of the same result as the case of performing rounding after calculation with infinite accuracy in an arithmetic process.例文帳に追加

演算過程で無限の精度をもって演算した後丸めを行った場合と同一の結果を得ることができる３項入力の浮動小数点加減算器を提供する。 - 特許庁

An IDCT device 3 returns the difference value of the frequency component to the spatial domain, a difference adder 4 adds the difference value in the spatial domain to an original value in the spatial domain.例文帳に追加

ＩＤＣＴ器３によりその周波数成分の差分値を空間領域に戻し，差分加算器４により空間領域での差分値と元の空間領域の値とを加算する。 - 特許庁

Consequently, it becomes possible to obtain a result of the floating multiplication at high speed because a sticky bit can be generated without using the result which is from the multiplication array 1 and a mantissa part adder 2.例文帳に追加

これにより、乗算アレイ１と仮数部加算器２を経由した結果を用いずにスティッキービットを生成できるため浮動小数点乗算の結果を高速に求めることができる。 - 特許庁

An adder circuit 55 multiplies the signal generated similarly and fed from the multiplier circuit 53 with an output signal from the multiplier circuit 47 to produce a correction signal.例文帳に追加

同様にして生成され、乗算回路５３から供給されてきた信号と、乗算回路４７の出力信号が加算回路５５において乗算され、補正信号が生成される。 - 特許庁

A control loop of A/D-GSW is provided with a DC component removing circuit comprising a DC component averaging circuit 100, a delay circuit 101, and an adder 102.例文帳に追加

Ａ／Ｄ−ＧＳＷの制御ループには、ＤＣ成分平均値算出回路１００、遅延回路１０１及び加算器１０２からなるＤＣ成分除去回路を設けられている。 - 特許庁

The speed controller 1 is equipped with a rotational speed setter 11, a regulator 12, an integrator 13, a setting rate operation part 14, a delay filter 15, subtractors 1a-1c and an adder 1d.例文帳に追加

調速制御装置１は、回転速度設定部１１、レギュレータ１２、積分器１３、調定率演算部１４、遅れフィルタ１５、減算器１ａ〜１ｃ及び加算器１ｄを備える。 - 特許庁

The power reference signal generation circuit includes a laser output reference circuit 32, and an adder 35 for obtaining the power reference signal P* by adding a feed forward signal PF to an error signal (e).例文帳に追加

電力基準信号生成回路は、レーザ出力基準回路３２、フィードフォワード信号ＰＦとエラー信号ｅとを加算して電力基準信号Ｐ^＊を求める加算器３５を備える。 - 特許庁

An adder 70 differentiates a frequency spectrum S (FECn) of a corrected reverberation echo and a frequency spectrum S(NE"n) of a constant noise from a spectrum S(NE'n) of the first corrected sound signal.例文帳に追加

加算器７０は、第１補正音声信号のスペクトルＳ（ＮＥ’ｎ）から補正残響エコーの周波数スペクトルＳ（ＦＥＣｎ）および定常ノイズの周波数スペクトルＳ（ＮＥ”ｎ）を差分する。 - 特許庁

Moreover, the center frequency calculation section 8 averages the sum of an adder 12 of the clock generating section 2 to update the summation data denoting the center frequency of the recovered clock.例文帳に追加

また、中心周波数計算部８では、クロック発生部２の加算器１２による加算値を平均化することにより、再生クロックの中心周波数を表す加算データを更新する。 - 特許庁

An adder 70 subtracts the frequency spectrum FE"n of the echo and the frequency spectrum of the normal noise NE"n from the frequency spectrum of the first corrected sound signal NE'n.例文帳に追加

加算器７０は、第１補正音声信号ＮＥ’ｎの周波数スペクトルから残響エコーの周波数スペクトルＦＥ”ｎおよび定常ノイズＮＥ”ｎの周波数スペクトルを差分する。 - 特許庁

The original signal u(0) and a signal u(1/2) delayed by T/2 are added by an adder 46, and the phase modulated part of the push-pull signal is detected to demodulate address information.例文帳に追加

また、元の信号ｕ（０）とＴ／２だけ遅延させた信号ｕ（１／２）を加算器４６で加算し、プッシュプル信号の位相変調部を検出してアドレス情報を復調する。 - 特許庁

A multiplier 14 multiplies current sampling data with sampling data of one preceding data unit, and an adder 16 integrates the products calculated by each sampling by tracing back one preceding data unit in the past.例文帳に追加

現サンプリングデータと１データユニット前のサンプリングデータとの積を乗算器１４で求め、サンプリング毎に算出された乗算値を１データユニット分過去に遡って加算器１６で積算する。 - 特許庁

An adder forms a waveform for establishing the threshold value in an intermediate part of the height direction of the waveform, and a waveform with a step difference in its upper and lower sides by adding these signals.例文帳に追加

加算器ではこれらの信号を加算することにより、波形の高さ方向の中間部分に閾値設定用の波形と、その上下に段差を有する波形が形成される。 - 特許庁

The pass frequency band of a low-pass filter 107 receiving output (baseband signal) from an adder 105 is a frequency band for broadband signals that includes a frequency band for narrowband signals.例文帳に追加

乗算器１０５の出力（ベースバンド信号）を受けるローパスフィルタ１０７の通過周波数帯域は狭帯域信号の周波数帯域を含む広帯域信号の周波数帯域である。 - 特許庁

The adder 13 supplies the sum of the outputs of the peak detectors 12, and when it is detected that the peak of the high frequency signal is detected, the bias of the power transistor is increased, and the gain is increased.例文帳に追加

合算器１３は、ピーク検出器１２の出力の合計を供給し、高周波信号のピークを検出すると、パワートランジスタのバイアスを増加させると共に利得を増加させる。 - 特許庁

An adder 60 generates a low-frequency component first correction audio signal NLE't by subtracting the pseudo echo signal FE't from a collection audio signal low-frequency component NLEt.例文帳に追加

加算器６０は収音音声信号低域成分ＮＬＥｔから擬似反響音信号ＦＥ’ｔを差分することで低域成分第１補正音声信号ＮＬＥ’ｔを生成する。 - 特許庁

An adder 22 adds a difference between the count of the register 13 and the count of the register 17 to an output of the multiplier 21 and the result of summation is used for a control variable of a PLL to control the VCXO 25.例文帳に追加

加算器２２は、レジスタ１３の値とレジスタ１７の値との差分値を乗算器２１の出力に加算し、これをＰＬＬの制御量とし、ＶＣＸＯ２５を制御する。 - 特許庁

To solve a problem that a stereo image is reduced when a center channel signal is applied to a center speaker 201 along with an L+R signal generated from an adder circuit 40 at the time of reproducing a multichannel signal.例文帳に追加

マルチチャンネル信号の再生時、加算回路４０によって生成されたＬ＋Ｒ信号と共にセンターチャンネル信号をセンタースピーカ２０１に加えると、ステレオイメージが減少する。 - 特許庁

A control unit 1a of the motor comprises a skip operation section 11 that is a rotational speed command value updating section, a speed control unit 12, an adder/subtractor 121, an arithmetic section 13, and a motor control unit 7.例文帳に追加

モータの制御装置１ａは、回転速度指令値更新部であるスキップ動作部１１、速度制御部１２、加減算器１２１、演算部１３及びモータ制御部７を備える。 - 特許庁

A changeover switch 60C selects one of the outputs of the first and second multipliers 60A and 60B under control of the control unit 64 to supply it to the adder 54.例文帳に追加

切り換えスイッチ６０Ｃは、制御部６４の制御によって第１、第２の乗算器６０Ａ、６０Ｂのうちの何れか一方の出力を選択して加算器５４に供給するものである。 - 特許庁

The added results in the synchronous adder 94 are supplied to an impulse response conversion part 95, and are divided by the inverse characteristics of the TSP signals, whereby the added reverberated sounds are converted into impulse response.例文帳に追加

同期加算部９４での加算結果がインパルス応答変換部９５に供給され、ＴＳＰ信号の逆特性で割られることで、加算された残響がインパルス応答に変換される。 - 特許庁

The pulse modulator 10 comprises high-frequency delay units d1 to dn-1 which delay input pulses, variable gain units a1 to an which amplifies the delayed pulses, and an adder 32 which adds the amplified pulses.例文帳に追加

入力パルスを遅延させる高周波遅延器d1〜dn-1と、遅延されたパルスを増幅する可変利得器a1〜anと、増幅されたパルスを加算する加算器32とによりパルス変調器10を構成する。 - 特許庁

For that purpose, a test signal generator 6, a counter 7, a frequency detector 8, an up/down counter 9, an adder 13, an averaging unit 14, and a digital/analog converter (DAC) 3 are provided.例文帳に追加

そのため、テスト信号発生器６と、カウンタ７と、周波数検出器８と、アップダウンカウンタ９と、加算器１３と、平均化器１４と、デジタル・アナログコンバータ(ＤＡＣ)３とを設ける。 - 特許庁

In performing inter-picture encoding, a control part 100 controls the switching of a switch 103, so that an output of a motion compensation part 111 is output to a subtractor 102 and an adder 108.例文帳に追加

画面間符号化処理を行う場合、制御部１００がスイッチ１０３を切換制御し、動き補償部１１１の出力が減算器１０２および加算器１０８に出力される。 - 特許庁

An adder 26 adds a Q output of a DFF 28 of N+M bits to a frequency setting value from an input terminal 14 and applies an addition result to a D input of the DFF 28.例文帳に追加

加算器２６は、入力端子１４からの周波数設定値にＮ＋ＭビットのＤＦＦ２８のＱ出力を加算し、加算結果をＤＦＦ２８のＤ入力に印加する。 - 特許庁

The high-frequency inverter 36 is controlled by a control circuit 38, an adder 54 and an error amplifier 58 so as to make the power to the light source a given value based on the power detecting signal.例文帳に追加

電力検出信号に基づいて、光源への電力が予め定めた値になるように、高周波インバータ３６を制御回路３８、加算器５４、誤差増幅器５８が制御する。 - 特許庁

Further, the LPF 20 connects a multiplier 24 to a delay element 28 and the output of the multiplier 24 and the output of a multiplier 22 are added together by an adder 26.例文帳に追加

また、ＬＰＦ２０は、遅延素子２８に乗算器２４を接続し、この乗算器２４の出力と乗算器２２の出力とが加算器２６で加算される構成となっている。 - 特許庁

An adder circuit 13 additively composes outputs from the equalization circuits 27-1, 27-2 so that the outputs of the equalization circuits 27-1, 27-2 are composed at a maximum ratio, and the composed signal is fed to the Viterbi decoding circuit 41.例文帳に追加

加算回路１３で加算合成することにより、等化回路２７−１および２７−２の出力は、最大比合成され、ビタビ復号回路４１に供給される。 - 特許庁

The adder section 21 adds the offset value calculated by the CPU 20 to a reception electric field report value at the adjustment stored in a ROM 19 and outputs the result as a reception electric field report value 9.例文帳に追加

加算部２１はＲＯＭ１９に格納された調整時の受信電界報告値にＣＰＵ２０で計算されたオフセット値を加算し、受信電界報告値９として出力する。 - 特許庁

A filter part 1 is composed of a two-dimensional (2D) high-pass filter (HPF) 11, a 2D low-pass filter (LPF) 12, a temporal LPF 13, which is time response LPF, and an adder part 14.例文帳に追加

フィルタ部１は、２次元高域通過フィルタ１１と、２次元低域通過フィルタ１２と、時間応答低域通過フィルタであるテンポラルＬＰＦ１３と、加算部１４とから構成されている。 - 特許庁

An adder 4 adds the outputs of two receivers 11, 13 located at both ends of a three-channel array of receivers 11, 12, 13 for picking up a directivity formed by the two receivers 11, 13.例文帳に追加

加算器４は３チャンネルの受波器１１，１２，１３のうちの両端の２つの受波器１１，１３の出力を加算して両端の２つの受波器が作り出す指向性を取り出す。 - 特許庁

The adder 10 adds the composite key K generated by the composite key generation part 8 to the conversion content C/Nc generated by the conversion part 9 to generate an addition and conversion content C'.例文帳に追加

加算器１０は、変換部９で生成された変換コンテンツＣ／Ｎｃに、複合鍵生成部８で生成された複合鍵Ｋを加算し、加算変換コンテンツＣ’を生成する。 - 特許庁

A weight coefficient α is multiplied by the output of an adder 50 and outputted as a corrected interference residual estimated signal e'n,m about ICU14c-n-m (n≥2).例文帳に追加

ＩＣＵ１４ｃ−ｎ−ｍ（ｎ≧２）において、加算器５０の出力に対して重み係数αを乗算し、それを修正済み干渉残差推定信号ｅ’_n,mとして出力する。 - 特許庁

Based upon the various set values and digital value VghDC, a DC level of the common electrode driving voltage is determined by a difference calculator 45, a multiplier 46, and an adder 42.例文帳に追加

そして、各種設定値とデジタル値ＶｇｈＤＣに基づいて、差分計算部４５と乗算部４６と加算部４２とによって共通電極駆動電圧の直流レベルが決定される。 - 特許庁

The correlation values inputted to the absolute value transforming circuits 103-1 to 103-16 are converted into absolute values, added by an adder 104 and outputted to a power calculation circuit 108.例文帳に追加

この絶対値変換回路１０３−１〜１０３−１６に入力された相関値は、絶対値に変換され、加算器１０４で加算され、電力計算回路１０８に出力される。 - 特許庁

The relative speed signal is passed through an LPF 6 and an absolute value generation part 7 and an adder 9 subtracts the output of a unit delay unit 8 to obtain the difference value of the absolute value of the relative speed signal.例文帳に追加

相対速度信号は、ＬＰＦ６、絶対値化部７を経て、加算器９において、単位遅延器８の出力を減算されて、相対速度信号の絶対値の差分値が得られる。 - 特許庁

To realize a circuit size reduction and a high-speed operation by subtracting 1/N of a minimum metric outputted from a likelihood determination section to perform normalization at the adder of a viterbi decoder.例文帳に追加

ビタビ復号器の加算部において、最尤判定部で出力される最小のメトリックの１／Ｎを減算することで正規化を行い、回路規模の縮小と高速動作を実現する。 - 特許庁

An adder 26 adds the red and blue components-R, -B which have been reversed in reversing amplifiers 24, 25 to the luminance component Y to generate a green component G having the second resolution.例文帳に追加

加算器２６は、反転アンプ２４、２５により反転された赤及び青成分−Ｒ、−Ｂと輝度成分Ｙとを加算して、前記第２の解像度を有する緑成分Ｇを生成する。 - 特許庁

This incremented high-order part IHOP is generated by the adder 44 during the processing cycle, which is not used for the other, generated by the multiplier 20 to be operated over a lot of cycles.例文帳に追加

このインクリメント高位部ＩＨＯＰは、多サイクルに亘って動作する乗算器２０のために生ずる他に使用されない処理サイクル中に、加算器４４により生成される。 - 特許庁

The current adder 610 receives detecting signals (65 and 66) from the transition detectors 61 and 62, and adds the driving currents based on the detecting signals to the load resistors 601 and 602.例文帳に追加

電流加算回路６１０は、遷移検出回路６１，６２からの検出信号（６５，６６）を受けて、それに応じた駆動電流を負荷抵抗６０１，６０２に対して加算する。 - 特許庁