「adder」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

The adder circuit 204 sums the output of the DP RAM 203 and the orthogonal base-band signal 201, and the sum is outputted as data 205 after nonlinear distortion correction.例文帳に追加

加算回路２０４ではＤＰＲＡＭ２０３の出力と直交ベースバンド信号２０１とが加算され、非線形歪み補正後データ２０５として出力される。 - 特許庁

An adder 612 calculates a difference of a quantized LSP parameter at present processing unit time, from an average quantized LSP parameter in the noise section for each order.例文帳に追加

加算器６１２は、現在の処理単位時間における量子化ＬＳＰパラメータと雑音区間における平均的量子化ＬＳＰパラメータとの差を次数毎に算出する。 - 特許庁

The second higher harmonic wave is extracted by a band pass filter 14 and inputted to an adder circuit 17 via a matching circuit 16 after adjusting its amplitude by an attenuation circuit 15.例文帳に追加

この第２高調波を帯域通過フィルタ１４で抽出して、減衰回路１５で振幅を調整し、整合回路１６を介して加算回路１７へ入力する。 - 特許庁

Outputs from the cumulative addition circuits 200, 300 are added to each other by an adder 204 which outputs a cumulative addition result sum(q(t)) of an input value q(t).例文帳に追加

累積加算回路２００及び３００からの出力は加算器２０４にて加算されて、入力値ｑ（ｔ）の累積加算結果ｓｕｍ（ｑ（ｔ））を出力する。 - 特許庁

Calculation of Σ^m-1_i0ϕ^iP is constituted of, for example, a ϕ-fold P computing device, and an elliptic adder is as shown in Figure 2, and the number of times of elliptic addition is reduced in comparison with conventional calculation.例文帳に追加

Σ_i=0^m-1φ^i Ｐの計算は例えば図２に示すように、Ｐのφ倍演算器と楕円加算器とにより構成し、楕円加算の回数を従来より削減する。 - 特許庁

The adder section 24b gives a switching signal to a path switch section 21 and the path switching section 21 in response to the switching signal switches the path route from a transmission path 24b to a transmission path 3b.例文帳に追加

加算部２４ｂは、切替信号をパススイッチ部２１に供給し、それに応答したパススイッチ部２１が、パスルートを送信パス４ｂから送信パス３ｂに切り替える。 - 特許庁

By operating a delay circuit 130 and an adder circuit 124 almost similarly to the operation of a move average, an adjustable non-linear function is provided.例文帳に追加

遅延回路１３０および加算回路１２４で、移動平均を演算することとほぼ同じ働きを行うことにより、調整可能な非線形関数を実現している。 - 特許庁

An adder 4 generates a multicarrier signal 42, resulting from summation-composing the multicarrier signal 31 and a correction carrier 41 for suppressing the signal peak of the multicarrier signal 31.例文帳に追加

加算器４はマルチキャリア信号３１と、マルチキャリア信号３１の信号ピークを抑制する補正キャリア４１とを加算合成したマルチキャリア信号４２を生成する。 - 特許庁

A first adder is composed of adders 25 and 26 for inputting most significant elements by digits and adders 21-24 for inputting the other element by digits.例文帳に追加

第１の加算器は、最上位の要素が桁別に入力される加算器２５,２６と、それ以外の要素が桁別に入力される加算器２１〜加算器２４とで構成される。 - 特許庁

An output signal of the voltage adder 51 is given to clear terminals of FFs 3,4,5 being components of a lock detection section for detecting whether or not locking is made.例文帳に追加

電圧加算器５１の出力信号は、ロックしたか否かを検出するロック検出部を構成するＦＦ３、ＦＦ４及びＦＦ５のクリア端子に接続される。 - 特許庁

As a third step, a sample/hold element 4b obtains a first estimated value θ^_ef1 for current 0, and an adder/subtractor 12 obtains an estimated value Δθ^_e of error.例文帳に追加

第３のステップとして、サンプル／ホールド要素４ｂにより電流が０の第１の推定値θ＾_ｅｆ１を求め、加減算器１２により誤差の推定値Δθ＾_ｅを求める。 - 特許庁

An adder 32 adds a random value from a random value generating circuit 30 to high-order N bits in the Q output from the DFF 28 and applies an addition result to the comparator circuit 24.例文帳に追加

加算器３２は、ランダム値発生回路３０からのランダム値をＤＦＦ２８のＱ出力の上位Ｎビットに加算し、加算結果を比較回路２４に印加する。 - 特許庁

Low-frequency image data is produced by an LPF1 from image data of inputted one frame, and high-frequency emphasized image data is produced by using a subtractor 2 and an adder 3.例文帳に追加

入力した１フレームの画像データから、ＬＰＦ１により低周波画像データを生成し、減算器２、加算器３を用いて高周波強調画像データを生成する。 - 特許庁

The output signal of a limiter 14 is amplified by a gain adjusting part 15, and the amplified contour correcting signal and the signal 11 are added by an adder 16.例文帳に追加

リミッタ１４の出力信号は利得調整部１５によって増幅され、増幅された輪郭補正信号と入力画像信号１１とは加算器１６で加算される。 - 特許庁

Input image data D1-D4 corresponding to four lines are added by an adder circuit 4 and the obtained voltage is integrated by an integration circuit 5 to be converted to an integral value S1.例文帳に追加

また、４ライン分の入力画像データＤ１〜Ｄ４が加算回路４により加算され、この電圧が積分回路５により積分されて積分値Ｓ１に変換される。 - 特許庁

The adder 109 adds the inputted command v11 to the inputted command v12, and outputs a current command v19 to an amplifier 103.例文帳に追加

加算器１０９は、入力された対称波形電流指令ｖ_11と非対称波形電流指令ｖ_12とを加算し電流指令ｖ_19を増幅器１０３に出力する。 - 特許庁

The delay circuit 2, the adder 3 and the band pass filter 4 are used to generate an optional modulated signal instead of the conventional low-pass filter, oscillator, phase shifter, and multiplier.例文帳に追加

従来のローパスフィルタ、発振器、移相器及び乗算器に代えて、遅延回路２、加算器３及びバンドパスフィルタ４により、所望の変調信号を生成することができる。 - 特許庁

A multiplier 22 is used to multiply the IR by gains κ_R, κ_G, κ_B to amplify the IR components, which are then combined respectively with the signals R_0, G_0, B_0 by an adder 24.例文帳に追加

乗算器２２により〈IR〉にゲインκ_Ｒ，κ_Ｇ，κ_Ｂそれぞれを乗じて、ＩＲ成分を増幅させ、それぞれを加算器２４で、Ｒ_０，Ｇ_０，Ｂ_０に合成する。 - 特許庁

On the other hand, a differential coding section 10e or the like of an even number system processes transmission data TD of even numbered time slots and the common adder section 71 outputs the processed data.例文帳に追加

一方、偶数番目のタイムスロットの送信データＴＤは、偶数系統の差動符号化部１０ｅ等で処理されて、共通の加算部７１から出力される。 - 特許庁

A high-frequency signal which is taken out is supplied to an adder 19, and added to the original analog signal from the input terminal 11 and taken out from an output terminal 20.例文帳に追加

この取り出された高域信号が加算器１９に供給され、入力端子１１からの原アナログ信号に加算されて出力端子２０に取り出される。 - 特許庁

A matching circuit 27 of a subscanning clock generating section 15 compares an integer part in an output of a line counter 24 with an integer part in an output of the adder 25 and outputs '1' when they are matched.例文帳に追加

副走査クロック発生部１５の一致回路２７は、ラインカウンタ２４の出力と加算器２５の出力の整数部分を比較し、一致したときに「１」を出力する。 - 特許庁

The device further comprises an adder 302, which adds the output signals of the Wheatstone bridges; and a subtractor 303, which subtracts one of the output signals of the Wheatstone bridges from the other signal.例文帳に追加

また、両ホイートストーンブリッジの出力信号同士を加算する加算器３０２と、両ホイートストーンブリッジの出力信号同士を減算する減算器３０３とを備える。 - 特許庁

An adder 56 outputs a differential amplifier drive current 324 adding the oscillator equivalent current 326 and an equivalent current 328 for conversion to the differential amplifier 52.例文帳に追加

加算器５６は、発振器等価電流３２６と変換用等価電流３２８を加算した差動増幅器駆動電流３２４を差動増幅器５２に出力する。 - 特許庁

To eliminate the bottleneck of performance owing to the low performance of division in an electronic computer low in the performance of a divider as compared to an adder/subtracter/multiplier.例文帳に追加

加減乗算器に比べて除算器の性能が低い電子計算機において、除算の性能が低いことによる性能のボトルネックを解消した電子計算機を提供する。 - 特許庁

Multipliers 40a and 40b respectively square the ID and QD to calculate ID2 and QD2, and an adder 50 adds the ID2 and QD2 to calculate (ID2+QD2) as the power of a received wave.例文帳に追加

乗算器４０ａ、４０ｂは、Ｉ_D、Ｑ_Dをそれぞれ二乗しＩ_D^2、Ｑ_D^2を求め、加算器５０は、Ｉ_D^2とＱ_D^2とを足し（Ｉ_D^2＋Ｑ_D^2）を受信波の電力として求める。 - 特許庁

A multiplier circuit 39 multiplies an output signal from a minimum value circuit 35 with an output signal from a maximum value circuit 38 and an adder circuit 40 sums the output signals from the minimum value circuit 35 and the maximum value circuit 38.例文帳に追加

最小値回路３５と最大値回路３８の出力信号は、乗算回路３９において乗算され、また、加算回路４０において加算される。 - 特許庁

The resulting signals are fed to a totalizer 18, and a gain adjustment means 19 adjusts a gain (g) of a result B of cross product of the signals and the result is fed to the adder 10.例文帳に追加

これらの信号が総和器１８に供給され、この積和結果Ｂが、ゲイン調節手段１９でゲイン（ｇ）が調整されて加算器１０に供給される。 - 特許庁

A fault current determination means 10 outputs a fault current signal when a difference between a present current calculated by an adder 9 and the base current exceeds a prescribed value.例文帳に追加

加算器９が算出した現在の電流とベース電流値との差が所定の値を超えたとき故障電流判定手段１０は故障電流信号を発する。 - 特許庁

The negative resistance to be set by an adder/subtractor AD/SB is calculated, on the basis of the values above and the series resistance to provide a prescribed Q and the sweeping is stopped at the negative resistance value.例文帳に追加

これらの値と所定Ｑを与える直列抵抗値から、加減算器ＡＤ／ＳＢが設定すべき負性抵抗値を演算し、この値になった所で掃引を止める。 - 特許庁

Further, an adder 104L summates any sound effect signal produced from the sound effect generator 101L to the input acoustic signal to produce a summation signal.例文帳に追加

また、加算器１０４Ｌは、効果音生成器１０１Ｌで生成されたいずれかの効果音信号を、入力音響信号に加算して、加算信号を生成する。 - 特許庁

An adder 612 calculates the difference of the quantized LSP parameter at the present processing unit time and the average quantized LSP parameter in the noise section for each order.例文帳に追加

加算器６１２は、現在の処理単位時間における量子化ＬＳＰパラメータと雑音区間における平均的量子化ＬＳＰパラメータとの差を次数毎に算出する。 - 特許庁

The multiplier 10 multiplies the coefficient from the arithmetic unit 9 with the frequency component of the current field from the BPF 2, calculates a correction value and outputs the result to the adder 11.例文帳に追加

乗算器１０では、演算器９からの係数と、ＢＰＦ２からの現フィールドの周波数成分を乗算し、補正値を算出し、加算器１１へ出力する。 - 特許庁

To provide an original reader capable of performing gamma correction by considerably increasing the substantial number of pixels used for the averaging without increasing the circuit scale of an adder.例文帳に追加

加算器の回路規模は増大させずに、加算平均に用いる実質的な画素数を飛躍的に増大させてガンマ補正をおこなえる原稿読取装置を提供する。 - 特許庁

Thus, the adder 90 outputs a signal by summing only the signals with frequency bands convenient to collect by the microphone arrays 71-74.例文帳に追加

従って、加算器９０からは、各マイクロホンアレイ７１乃至７４により収音するのに都合の良い周波数帯域の信号のみを加算して得た信号が出力される。 - 特許庁

A signal output 15 for a rear right channel speaker is similarly processed by an LPF2, an HPF2, and amplifiers with coefficients K2, K4 and an adder 29 sums the signals.例文帳に追加

後方右チャンネルスピーカのための信号出力１５も同様にＬＰＦ２、ＨＰＦ２、それぞれ係数Ｋ２，Ｋ４を持った増幅器で処理して加算器２９で加算する。 - 特許庁

An adder 23 adds this correction value to a semitone unit pitch corresponding to 'the pitch of the harmonized sound', thereby outputs the pitch value of the corrected harmony sound.例文帳に追加

この補正量を、加算器２３において、「ハーモニー音の音高」に対応する半音単位のピッチに加算することにより、補正されたハーモニー音のピッチの値が出力される。 - 特許庁

A filter 102 performs filtering processing on a differential signal between the input signal u and the output signal v, and a first adder 103 adds output signals of the filter.例文帳に追加

入力信号ｕと出力信号ｖとの差信号はフィルタ１０２によってフィルタ処理され、第一の加算器１０３はフィルタの出力信号を加算する。 - 特許庁

A phase shifter 12 and an adder 16 compensate the frequency offset while performing weighted synthesis of signals received by each of a plurality of antennas 10 with a weight vector.例文帳に追加

移相器１２、加算部１６は、複数のアンテナ１０のそれぞれにおいて受信した信号をウエイトベクトルによって重みづけ合成しながら、周波数オフセットを補償する。 - 特許庁

A subtractor 6a subtracts in advance channel data summed at a succeeding time slot on the basis of the result of calculation by the adder 3 to obtain sum data by one frame at all times.例文帳に追加

減算器６ａは加算器３の計算結果から次のタイムスロットで加算されるチャネルデータを予め減算し、常に１フレーム分の加算データが得られるようにする。 - 特許庁

An amplifier 111 and an adder 113 increase the gain of an amplifier 114 and increase the cutoff frequency of the low-pass filter 110 as the input signal has a higher level.例文帳に追加

増幅器１１１，加算器１１３は入力信号のレベルが高くなるほど増幅器１１４のゲインを増加させ、ローパスフィルタ１１０のカットオフ周波数を高くする。 - 特許庁

The signals subsequent to the compressing processing are combined with the channel-processing signals PCD_j in an adder 230, after minor corrections are made in a sound-correcting part 222_j.例文帳に追加

コンプレス処理が施された信号は、音響補正部２２２_jにおいて微小補正がなされた後に、加算器２３０においてチャンネル処理信号ＰＣＤ_jと合成される。 - 特許庁

A gradation correcting LUT 310 reads out the offset Vos1 corresponding to the gradation level based on the digital image signal Vi to output to an adder-subtracter circuit 320.例文帳に追加

階調補正用ＬＵＴ３１０はディジタル画像信号Ｖｉに基づいて、階調レベルに対応するオフセット分Ｖｏｓ１を読み出し加減算回路３２０に出力する。 - 特許庁

The adder combines values from the phase measurement circuit 32, the edge output decision circuit 32 and the edge positioning circuit 32, and works so as to generate a desired video signal.例文帳に追加

加算器(132)は、位相測定回路(32)、エッジ出力決定回路(32)、及びエッジ位置決め回路(32)からの値を組み合わせて、所望のビデオ信号を生成するように動作する。 - 特許庁

As a result, in comparison with a conventional adder, which requires code expansion to the input data, the number of first adders is reduced and the configuration thereof can be simplified as well.例文帳に追加

その結果、入力データに対する符号拡張を必要とする従来の加算器に比して、第１の加算器の数を少なくし、その構成も簡単にできる。 - 特許庁

An adder circuit comprising switched capacitors 110a to 110c or a subtractor circuit comprising the switched capacitors allows for appropriate high-frequency video signal processing.例文帳に追加

スイッチト・キャパシタ回路１１０ａ〜１１０ｃを含む加算回路、又は、スイッチト・キャパシタ回路を含む減算回路、によって高周波のビデオ信号を適切に処理することができる。 - 特許庁