「adder」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

An inverted value of the integrated value is added to the original phases in the adder 60, and the added value is supplied to a differential circuit for calculating a frequency shift.例文帳に追加

積分値の反転したものが加算器６０において元位相に加算され、加算値が周波数偏移算出の微分回路へ供給される。 - 特許庁

In an adder 10, the synthesized basic depth models are superposed on an R signal 9 of the non-stereoscopic images to generate depth estimation data 11.例文帳に追加

加算器１０において、合成した基本奥行きモデルと非立体画像のＲ信号９とを重畳して奥行き推定データ１１を生成する。 - 特許庁

Next, a first adder 23 subtracts the signal outputted by the first attenuator 21 from the signal outputted by the second attenuator 22.例文帳に追加

次に、第１の加算器２３が、第２の減衰器２１によって出力された信号から第１の減衰器２１によって出力された信号を減算する。 - 特許庁

The 1st antenna system 11 has a time multiplexer 12, an inerter 14, switches 16, 26, amplifiers 18, 20, a mixer 22 and an adder 24.例文帳に追加

第１アンテナシステム１１は、時間マルチプレクサ１２、インバータ１４、スイッチ１６および２６、増幅器１８および２０、ミキサ２２ならびに加算器２４を有する。 - 特許庁

A spread code generator 106 generates a spread code corresponding to the other received spread modulated signal and outputs the code to the adder 107.例文帳に追加

拡散コード発生器１０６は、受信されたもう一方の拡散変調信号に対応する拡散コードを発生し、加算器１０７へ出力する。 - 特許庁

An adder 20 sums up the output of the accumulator 11 that is multiplied by a coefficient -6/(N(N+1)) and the output of the accumulator 12 that is multiplied by a coefficient 12/(N(N-1)(N+1)).例文帳に追加

加算器２０は、累算器１１の出力に−６／（Ｎ（Ｎ＋１））をかけ、累算器１２の出力に１２／（Ｎ（Ｎ−１）（Ｎ＋１））をかけて加算する。 - 特許庁

An adder 56 adds the oscillator-equivalent current 326 to a conversion equivalent current 328 and outputs an amplifier-driven current 324 to the amplifier 52.例文帳に追加

加算器５６は、発振器等価電流３２６と変換用等価電流３２８を加算した増幅器駆動電流３２４を増幅器５２に出力する。 - 特許庁

Then the information of the adder section 5 (the number of new and unread received messages by each attribute) is displayed on the screen under the control of the control section 8.例文帳に追加

そして、制御部８の制御によって、表示部４に加算部６の情報（属性ごとの新たな未読の受信メッセージの本数）を画面表示する。 - 特許庁

An amplifier 27 multiplies the deviation e4 by the reciprocal of DC gain of a compensator 9 and negatively feeds back the multiplied value to an adder 7 as a feedback signal F1.例文帳に追加

偏差ｅ４には、増幅器２７で補償器９のＤＣゲインの逆数が乗じられ、帰還信号Ｆ１として加算器７に負帰還される。 - 特許庁

As a result, the divided value of the data Dn and Dn+1, based on a division ratio specified in the order in the processing units, is outputted from the adder 7.例文帳に追加

この結果、処理単位における順位で特定された除算率に基づいたデータＤ_n ・Ｄ_n+1 の除算値が加算器７から出力される。 - 特許庁

A first displacement amount and a second displacement amount are added to each other with an adder 100e, and are sent to a horizontal-position control operation part 100f.例文帳に追加

第１の変位量及び第２の変位量は、加算器１００ｅによって互いに加算されて、水平位置制御演算部１００ｆに送られる。 - 特許庁

An adder 15 adds the outside-tone fine-adjustment value to the inside-tone fine-adjustment value stored in the register 13, in order to supply the fine-adjustment values to a head density controller 16.例文帳に追加

加算器１５がその外部トーン微調値と内部トーンレジスタに記憶している内部トーン微調値を加算してヘッド濃度コントローラ１６に供給する。 - 特許庁

The circuit is configured with a small-sized digital IC, including an integrator such as a counter, a latch circuit, an adder/ subtractor, a digital/analog converter or the like to attain a small-sized simple configuration.例文帳に追加

この回路をカウンタ等の積分器、ラッチ回路、加減算器、Ｄ−Ａ変換器等の小形ディジタルＩＣで構成すれば、小形で簡易に構成できる。 - 特許庁

Furthermore, an adder 23 sums the value H-(l,kp,l) and the output of the bit shift circuit 22, a bit shift circuit 25 shifts the obtained sum by one bit to obtain a value H-(l+1,kp,l+1).例文帳に追加

また、Ｈ~(ｌ,ｋ_p,l)とビットシフト回路２２の出力を加算器２３で加算し、ビットシフト回路２５でビットシフトしてＨ~(ｌ＋１,ｋ_p,l+1)を得る。 - 特許庁

The compensation element is provided at an output end 31 through a low pass filter 26, a multiplier 27, an adder 28, a multiplier 29, and a sample hold circuit 30.例文帳に追加

この補償要素は、ローパスフィルタ２６、乗算器２７、加算器２８、乗算器２９及びサンプルホールド回路３０を介して出力端３１に得られる。 - 特許庁

An adder section 104 sums signals subjected to the spread processing from the spread sections 103-1-103-n to generate a DS-CDMA information signal.例文帳に追加

加算部１０４は、拡散部１０３−１〜１０３−ｎからの拡散処理後の信号を加算することにより、ＤＳ−ＣＤＭＡ情報信号を生成する。 - 特許庁

A space filter 104 is applied to this difference, and the output of the space filter 104 and the output from the function G1 are added by an adder 106.例文帳に追加

この差分に空間フィルタ１０４が適用され、加算器１０６で、空間フィルタ１０４の出力と関数Ｇ１からの出力とが加算される。 - 特許庁

The output values of the base noise clip circuits 7, 8 and 9 and the output value of the low pass filter 3 are added by an adder 10 and outputted as the value of the target pixel.例文帳に追加

加算器１０は、ベースノイズクリップ回路７，８，９の出力値と、ローパスフィルタ３の出力値を加算し、注目画素の値として出力する。 - 特許庁

Its output is added by an adder part 44, becomes an SSB modulated wave, is converted into an analog signal by a D/A converter 28 and outputted.例文帳に追加

その出力は加算部４４で加算され、ＳＳＢ変調波となるが、Ｄ／Ａ変換器２８によりアナログ信号に変換されて出力される。 - 特許庁

A high-order part HOP of B' not to be overlapped with the product (A*C) is connected after the output of an adder 44 for adding the product (A*C) with the overlap part of B'.例文帳に追加

積（Ａ*Ｃ）とオーバラップしないＢ'の高位部ＨＯＰは、積（Ａ*Ｃ）をＢ'のオーバラップ部と加算する加算器４４の出力の後に連結される。 - 特許庁

A second control means 12 obtains, with an adder 14, the current position of the internal actuator 56 from displacement X1 and the current position Y of the external actuator 60.例文帳に追加

第２制御部１２は加算部１４で変位量Ｘ_1 と外部アクチュエータ６０の現在位置Ｙとから内部アクチュエータ５６の現在位置Ｚを求める。 - 特許庁

The adder 3 forms a video signal being processed in a low frequency band emphasis by adding the low frequency band components from the VCA 2 to the original video signal.例文帳に追加

加算器３は、元の映像信号と、ＶＣＡ２からの低域成分を加算処理することで低域強調処理した映像信号を形成する。 - 特許庁

As a result, the number of conductors of a cable 200 becomes four, the number of switching circuits of a transmission/reception-switching part 300 becomes four, and an adder has a single addition of four signals.例文帳に追加

これに伴いケーブル２００の芯線数は４、送受切換部３００の切換回路数も４となり、加算器は４信号加算１個のみとなる。 - 特許庁

Further, the values calculated by the adder 5, the multipliers 8, 15 are added together by adders 17, 18 and a calculated value d' of pseudo distance is supplied to a terminal 19.例文帳に追加

そして加算器５、乗算器８、１５で求められた値が加算器１７、１８で加算され、算出された疑似距離の値ｄ′が端子１９に取り出される。 - 特許庁

A correction calculating unit 20 calculates a correction value 114 based on the cycle error 112, an adder 22 adds a numeric value '375' to the correction value 114, to obtain an added value 116.例文帳に追加

補正計算部20では周期誤差112 に基づいて補正値114 を計算し、加算器22では補正値114 と数値“375 ”を加算して加算値116 を出力する。 - 特許庁

SYSTEM-ON-CHIP INCLUDING TIME DIFFERENCE ADDER, SYSTEM-ON-CHIP INCLUDING TIME DIFFERENCE ACCUMULATOR, SIGMA-DELTA TIME DIGITAL CONVERTER, DIGITAL PHASE-LOCKED LOOP, TEMPERATURE SENSOR, AND SYSTEM-ON-CHIP例文帳に追加

時間差加算器を含むシステムオンチップ、時間差累算器を含むシステムオンチップ、シグマ−デルタタイムデジタル変換器、デジタル位相ロックループ、温度センサ、及びシステムオンチップ - 特許庁

This cubic partial product adder T101 is divided into a high order part T101a for high order 12 bits and a low order part T101b for low order 33 bits.例文帳に追加

第３次部分積加算器Ｔ１０１は、上位１２ビット分の上位部Ｔ１０１ａと、下位３３ビット分の下位部Ｔ１０１ｂとに分割されている。 - 特許庁

A current detection value of an electric motor 3 detected by current detectors 120, 121 is inputted to an adder 16 and a learning offset correction part 30.例文帳に追加

電流検出器１２０、１２１で検出した電動モータ３の電流検出値は、加算器１６と、学習オフセット補正部３０に入力される。 - 特許庁

The adder circuit 312 sums delayed picture data Dt and the selected correction data Ha-Hf and generates corrected picture data DVID.例文帳に追加

加算回路３１２は遅延した遅延画像データＤｔと選択された補正データＨａ〜Ｈｆを加算して補正済画像データＤＶＩＤを生成する。 - 特許庁

Then an adaptive output of the adaptive filter 12 is fed to a minus side terminal of the adder 9, in which the adaptive output is subtracted from the signal given to the plus side terminal.例文帳に追加

そしてこの適応フィルタ１２の適応出力が加算器９の−側端子に供給されて＋側端子の信号から減算される。 - 特許庁

A pre-distortion compensation circuit consists of a distortion compensation arithmetic section 105, an offset adder 106, an offset control section 110, and a compensation data table 107.例文帳に追加

プリディストーション歪補償回路は、歪補償演算部１０５、オフセット加算器１０６、オフセット制御部１１０および補償データテーブル１０７から構成される。 - 特許庁

The ROM 11 instructs selectors SEL1 #1 to #CW to select values corresponding to the position of 1 in the check matrix from among values from a reg(M) 13, and to transmit the values to the adder.例文帳に追加

ＲＯＭ１１は、ＳＥＬ１＃１〜＃ＣＷに指示して、reg（Ｍ）１３からの値の内、検査行列が１の位置に対応する値をセレクタＳＥＬ１で選択し、加算器に送る。 - 特許庁

Analog signals Vo1 and Vo2, outputted from the DACs 1 and 2 are subjected to attenuation processing according to their conversion magnification and are added by an analog adder 4.例文帳に追加

ＤＡＣ１，２から出力されるアナログ信号Ｖo1，Ｖo2は、それらの変換倍率に応じて減衰処理されてアナログ加算器４で加算される。 - 特許庁

A density adder section 23 sums density values of pixels included in a block consisting of pixels on an image to calculate a total density value.例文帳に追加

濃度加算部２３は、画像上での複数の画素からなるブロックにおいて、該ブロックに含まれる各画素の濃度値を合計して合計濃度値を算出する。 - 特許庁

An adder 203 adds the carryout signal and the random signal to data M (M is integer) to change a frequency division ratio at random thereby converting spurious radiation into a white noise.例文帳に追加

加算器２０３にて、データＭ（Ｍは整数）にキャリーアウト信号とランダム信号を加算して分周比を無作為に変化させ、スプリアスをホワイトノイズに変換する。 - 特許庁

Further, the compensation circuit part 10 includes an adder circuit 110 having an output terminal V_ref for mutually adding currents corresponding to these two drain currents and outputting the added current.例文帳に追加

さらに、これらの２つのドレイン電流に対応する電流を加算して出力する、出力端子Ｖ_ｒｅｆを有する加算回路１１０とを有する。 - 特許庁

A digital/analog converter converts the output of the adder into an analog value and a correction coil corrects the convergence according to the converted output.例文帳に追加

加算器出力はディジタル-アナログ変換器を通じてアナログ値に変換された後、その出力値によって補正コイルを駆動して画面のコンバージェンスを補正する。 - 特許庁

A full adder 218 accumulates a signal Delta (substantially Fin/Fover) for every over-sampling clock CKover, and generates a signal SH every time a result of accumulation exceeds "1".例文帳に追加

全加算器２１８は、オーバーサンプリングクロックＣＫover毎に、信号Delta（ほぼＦin／Ｆover）を累積し累積結果が「１」を超える毎に信号ＳＨを発生する。 - 特許庁

The Hilbert-filtered orthogonal signal (Q) is added to the in-phase signal (I) by an adder 21 in order to obtain a video output signal (SVideo).例文帳に追加

ヒルバート・フィルタを通された直交信号（Ｑ）はビデオ出力信号（ＳＶｉｄｅｏ）を得るため加算器２１によって同相信号（Ｉ）へ加算される。 - 特許庁

The outputs D1, D2 are added by an adder 31A of a phase-shifting means 31 to be converted into a triangular wave output K0 by an integrator 31B.例文帳に追加

出力Ｄ１とＤ２は、移相手段３１の加算器３１Ａで加算され、積分器３１Ｂにより三角波状出力Ｋ０に変換される。 - 特許庁

The vibration detection signal Vo of a vibration gyro 21 is inputted to an MCU 25 through a circuit 23 constituted of a low-pass filter circuit 22, an adder and an amplifier.例文帳に追加

振動ジャイロ２１の振動検出信号Ｖｏは、ローパスフィルタ回路２２、加算器及び増幅器からなる回路２３を通じＭＣＵ２５に入力する。 - 特許庁

Then an AFT voltage VAFT1 which is corrected by adding the correction voltages ΔE and Δe corresponding to the deviation to the AFT voltage VAFT by means of an adder 8 is supplied to the tuner 3.例文帳に追加

そのずれ量に応じた補正電圧△Ｅ，△ｅを出力して加算器８で加算補正したＡＦＴ電圧ＶAFT1をチューナ３に供給する。 - 特許庁

A rounding processor 103 rounds up the decimal places of the video signals outputted from the adder 102 and outputs them as the output video signals 106.例文帳に追加

丸め処理器１０３は、加算器１０２から出力された映像信号の小数点以下を切り上げて、出力映像信号１０６として出力する。 - 特許庁

A random number generator 25, a multiplier 26 and an adder 27 calculate quantity of diffusion variation, and a rectangular coordinates transformation means 28 transforms the address of the polar coordinates system into an address of a rectangular coordinates system.例文帳に追加

乱数発生器25、乗算器26、加算器27により拡散変化量を求めて、直交座標変換手段28で、直交座標系のアドレスにする。 - 特許庁

In the digital frequency comparator 1, an integer part frequency difference generation circuit 11, a decimal part frequency difference generation circuit 12, and an adder 13 are provided.例文帳に追加

デジタル周波数比較器１には、整数部周波数差生成回路１１、小数部周波数差生成回路１２、及び加算器１３が設けられる。 - 特許庁