「adder」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The diversity device 10 is composed of antennas 11, 13, attenuators 12, 14, a controller 15, detectors 16, 17, an SAW element 18, and an adder 19.例文帳に追加

ダイバーシチ装置１０は、アンテナ１１，１３、減衰器１２，１４、制御器１５、検出器１６，１７、ＳＡＷ素子１８および加算器１９から構成されている。 - 特許庁

Therefore, the output signal from the adder 6 becomes a signal subjected to time division multiplexing of the control supervisory signals which have different frequencies and must be transmitted.例文帳に追加

従って、加算器６からの出力信号は送信が必要な周波数が異なる制御監視信号が時分割多重された信号となる。 - 特許庁

An output of the complementary digital filter 44 is fed to the analog adder 30 via a D/A converter 362 as a correction signal of an input signal SI.例文帳に追加

相補デジタルフィルタ４４の出力は、Ｄ／Ａ変換器３６２を介してアナログ加算器３０に、入力信号ＳＩの補正信号として供給される。 - 特許庁

The gain control section 32 comprises a buffer circuit 13A, a filter circuit 14, an amplitude-detecting circuit 35, an adder circuit 36, and a latch circuit 37.例文帳に追加

利得制御部３２は、バッファ回路１３Ａと、平滑化回路１４と、振幅検出回路３５と、加算回路３６と、ラッチ回路３７とから構成される。 - 特許庁

The transmitter outputs the PWM signal not including the offset voltage from the beginning to eliminate the need for a feedback circuit and an adder or the like of prior arts.例文帳に追加

本発明では、始めからオフセット電圧を含まないＰＷＭ信号を出力することにより、従来の帰還回路、加算器等が不要になる。 - 特許庁

This device is provided with first odd/even adding circuit arrays (50, 110), second odd/even adding circuit arrays (50, 110), and linear adder arrays (146, 147, 148) when summarized in terms of architecture.例文帳に追加

アーキテクチャの点で要約すると、本装置は、第１の奇数／偶数加算回路アレイ(50,110)、第２の奇数／偶数加算回路アレイ(50,110)、及びリニア加算器アレイ(146,147,148)を含む。 - 特許庁

A feedback signal F4 is extracted from the input of a low pass filter 11 and both the feedback signals F3, F4 are inputted to an adder 15.例文帳に追加

また、ローパスフィルタ１１の入力より帰還信号Ｆ４が抽出され、帰還信号Ｆ３と帰還信号Ｆ４は加算器１５に入力される。 - 特許庁

An adder 10 outputs a deviation signal of difference between a target value signal for the control convergence in the feedback control and a sensor signal obtained by the control execution.例文帳に追加

加算器１０がフィードバック制御における制御収束のための目標値信号と制御実行によるセンサー信号との差の偏差信号を出力する。 - 特許庁

The multiplier is composed of blocks together with other components such as adder, for example, and can be configured as a finite impulse response (FIR) filter.例文帳に追加

マルチプライヤは例えば加算器等の他の構成要素と共にブロック構成され、有限インパルス応答（ＦＩＲ）フィルタとして構成することが可能になる。 - 特許庁

Further, after the A/D conversion, the output value is added to the output value of the shift control part 75 by an adder 78 to calculate an output value of the hall element 40.例文帳に追加

さらにＡ／Ｄ変換後にシフト制御部７５の出力値と加算器７８により加算することにより、ホール素子４０の出力値を算出する。 - 特許庁

A block determination and orthogonal transformation circuit 908 determines a block size for each band with respect to the output of the adder 907 and performs orthogonal transformation.例文帳に追加

ブロック決定および直交変換回路９０８は、加算器９０７の出力に対して帯域毎にブロックサイズを決定し、直交変換を行う。 - 特許庁

These multiplication results are added by an accumulated adder part 40, the added results are latched by a data output part 51 and outputted as the output data OUT1.例文帳に追加

この乗算結果は累積加算部４０で加算され、その加算結果はデータ出力部５１にラッチされて、出力データＯＵＴ１として出力される。 - 特許庁

Equalization circuits 31-1, 31-2 equalize the weighted frequency region signals and thereafter an adder circuit 13 additively composes the equalized and weighted frequency region signals.例文帳に追加

重み付けされた周波数領域信号は、等化回路３１−１および３１−２により等化された後、加算回路１３により加算合成される。 - 特許庁

An adder 14' sums an input from each multiplier 13' to the value of a counter 15 that counts number of times of occurrence of 'negative' reference signals and provides a filter output.例文帳に追加

加算器１４′は、各乗算器１３′からの入力と参照信号の「負」の回数をカウントするカウンタ１５からの値とを加算してフィルタ出力とする。 - 特許庁

Relating to an estimation echo operation part 45, inner product operation of a feedback register vector Zk stored in the register part 42 and a coefficient vector Ck is performed, an estimation echo signal gk is generated and is supplied to the adder 15.例文帳に追加

推定エコー算出部は、前記帰還レジスタの格納値及び前記係数レジスタの格納値を使用して前記推定エコーを算出する。 - 特許庁

In an adder 11, a signal where a low frequency component from a high-pass filter 5 is removed is added to an original position command Pref to output as a signal Bref.例文帳に追加

加算器１１では、元の位置指令Ｐrefに、ハイパスフィルタ５からの低周波成分を除去した信号を加算して信号Ｂrefとして出力する。 - 特許庁

The resonance sound signal and a normal sound, i.e. the music signal of a direct sound of the pushing key and the resonance sound signal are added by an adder 24 to be input to a sound system.例文帳に追加

共鳴音信号と通常音つまり押鍵の直接音の楽音信号と共鳴音信号を加算器２４で加算してサウンドシステムに入力する。 - 特許庁

The upper and lower limiter 63 limits the instruction current value I_γ^* acquired by the adder 62 to a value between a lower limit ξ_min (ξ_min≥0) and a upper limit ξ_max (ξ_max>ξ_min).例文帳に追加

上下限リミッタ６３は、加算器６２によって得られた指示電流値Ｉ_γ^＊を、下限値ξ_min（ξ_min≧０）と上限値ξ_max（ξ_max＞ξ_min）との間の値に制限する。 - 特許庁

An adder 60 generates a first corrected sound signal NE't by differentiating a pseudo echo signal FE't from a collected sound signal NEt.例文帳に追加

加算器６０は収音音声信号ＮＥｔから擬似反響音信号ＦＥ’ｔを差分することで第１補正音声信号ＮＥ’ｔを生成する。 - 特許庁

Then, the third adder 27 adds the signal outputted by the first microphone 11 and a signal outputted by the noise band extracting part 24.例文帳に追加

次に、第３の加算器２７が第１のマイク１１によって出力された信号とノイズ帯域抽出部２４によって出力された信号とを加算する。 - 特許庁

A mosquito noise filter module 200 performs smoothing processing for reducing mosquito noise on image data for every macro block outputted from an adder 175.例文帳に追加

モスキートノイズフィルタモジュール２００は、加算器１７５から出力されるマクロブロック毎の画像データに対して、モスキートノイズを低減するための平滑化処理を行う。 - 特許庁

A multiplier 404 calculates torque Tm*_3 of after torque boost prohibition determination by Tm*_2×K_bst, an adder 405 calculates torque command value Tm*' after response improvement compensation by Tm*+Tm*_3.例文帳に追加

乗算器404は、Tm*_2×K_bstによりトルクブースト禁止判定後トルクTm*_3を算出し、加算器405は、Tm*＋Tm*_3により、レスポンス向上補償後・トルク指令値Tm*'を算出する。 - 特許庁

The adder 2 outputs a frequency-divided clock from a carry signal CRY terminal when the addition value of the value N and latched value exceeds the constant value M.例文帳に追加

加算器２は、値Ｎとラッチされた値の加算結果が一定の値Ｍを超えた時に、桁上げ信号ＣＲＹ端子から分周クロックとして出力する。 - 特許庁

An overall panel current in an organic EL panel 16 is detected by a current detector 18 and is subjected to A/D conversion and is supplied to an adder 22.例文帳に追加

電流検出器１８において有機ＥＬパネル１６におけるパネル総電流を検出し、これをＡ／Ｄ変換した後、加算器２２に供給する。 - 特許庁

The selector 6 compares set pressure set by the set device 3 with added pressure added by the adder 5 and makes lower pressure as selected pressure.例文帳に追加

セレクタ６は、設定器３で設定された設定圧力と、加算器５で加算された加算圧力とを比較し、圧力の低い方を選択圧力とする。 - 特許庁

The signal processing circuit includes: a rearrangement circuit 35; an edge detection circuit 39; a flaw correction circuit 36; a noise reduction circuit 37; and a weighting adder circuit 38.例文帳に追加

信号処理回路は、並べ替え回路３５、エッジ検出回路３９、キズ補正回路３６、ノイズリダクション回路３７及び重み付け加算回路３８を備える。 - 特許庁

The amplifier 6 amplifies the exponent part by a multiple and adds the value of the exponent thus multiplied to the exponent part of interpolation-processing output value in an adder 9.例文帳に追加

乗算器６は指数部を倍数で乗算し、当該倍数乗算した指数部の値を加算器９で補間処理出力値の指数部に加算する。 - 特許庁

An adder 1 adds a digital luminance signal Y and a digital color signal CB having a color burst signal B superposed thereon to output a digital video signal.例文帳に追加

加算器１は、ディジタル輝度信号Ｙとカラーバースト信号Ｂが重畳されたディジタル色信号ＣＢとを加算してディジタル映像信号を出力する。 - 特許庁

Frame memories 13 and 14 in a frame memory part 12 sequentially store the output pictures of the edge extracting filter, and supplies the stored contents to an adder 15.例文帳に追加

フレームメモリ部１２内のフレームメモリ１３、１４は、エッジ抽出フィルタの出力画像を順次記憶すると共に、記憶内容を加算器１５に供給する。 - 特許庁

The adder section 13 sums multiplication outputs of three gain adjustment sections 12, 18, 21 while applying saturation processing to the outputs and provides a summated output to an encode section 22.例文帳に追加

加算部１３は、３つのゲイン調整部１２、１８、２１の乗算出力を飽和処理をしつつ加算し、加算出力をエンコード部２２に供給する。 - 特許庁

An output of the adder 9 or an output of the sbutractor 15 is selectively given to a frequency band divider 11 via a switch circuit 10.例文帳に追加

加算器９の出力と引算器１５の各出力は、スイッチ回路１０を介して選択的に周波数帯域分割器１１に入力接続される。 - 特許庁

Both of these weighting results are added by an adder 40 and a diagnostic image is constituted by an image constituting equipment 44 based on the addition result.例文帳に追加

そして、これら両者の重み付け結果を加算器４０で加算し、この加算結果に基づき画像構成器４４で診断画像を構成する。 - 特許庁

To propose an asynchronous adder providing asynchronous design using Dual-rail Encoding even in a data path part including not only a control part but also an ALU.例文帳に追加

制御部のみならずＡＬＵを含むデータパス部においても、Dual-rail Encodingを用いた非同期設計を可能にできる非同期加算器を提案することを課題とする。 - 特許庁

An optical detection circuit 10 is provided with a photodiode 11, a current-voltage conversion circuit 12, a logarithmic amplifier 13, an attenuator 14, a logarithmic amplifier 15, and an adder 16.例文帳に追加

光検出回路１０は、フォトダイオード１１、電流-電圧変換回路１２、ログアンプ１３、アッテネータ１４、ログアンプ１５および加算器１６を備えている。 - 特許庁

He also directed and wrote the script (collaborated with Koji TAKADA) for "Mamushi no kyodai, kyokatsu sanokuen" (Adder Brothers 3 million yen), the sixth work of "Mamushi no Kyodai" released in 1973. 例文帳に追加

また『まむしの兄弟』シリーズでも1973年のシリーズ第6作『まむしの兄弟恐喝三億円』で監督、脚本（高田宏治との合作）を担当している。 - Wikipedia日英京都関連文書対訳コーパス

Blinding parts 411 and 412 and an adder 413 perform a superposition addition processing like a formula (1), and a final output signal S is created.例文帳に追加

次に、窓掛け部４１１，４１２と加算器４１３によって数式（１）のような重ね合わせ加算処理が行われて最終出力信号Ｓが生成される。 - 特許庁

When the select condition holding FF 12 is connected to a 1-clamp source, on the other hand, the selector 21 outputs the initial version-number plus 1 input from the adder 20.例文帳に追加

また、セレクト条件保持ＦＦ１２が１クランプソースに接続されているときは、加算器２０より入力する初期版数＋１を出力する。 - 特許庁

For a voltage change value ΔV outputted from a multiplexer 16, a voltage value stored in a voltage setting value holding section 19 is added by an adder 17.例文帳に追加

マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。 - 特許庁

An adder 4 sums 2nd number of bit group analog outputs to generate an analog signal output OUT denoting the digital signal input IN.例文帳に追加

加算器４は、第２の数のビット・グループ・アナログ出力を加算して、デジタル信号入力ＩＮを表すアナログ信号出力ＯＵＴを形成する。 - 特許庁

To provide a MOS differential amplifier circuit having a subtracter/ adder function, which has a good linearity over a wide input voltage range and is formed on the semiconductor integrated circuit.例文帳に追加

半導体集積回路上に形成される、広い入力電圧範囲に渡り線形な減算・加算機能を持つＭＯＳ差動増幅回路を提供する。 - 特許庁

A three-phase current output from the PCS control unit is added up with a load current I_L in an adder 51, and is input into a current-torque converter 52.例文帳に追加

ＰＣＳ制御部から出力された三相電流は、負荷電流Ｉ_Lと加算器５１で加算されて、電流−トルク変換部５２に入力される。 - 特許庁

An offset correction circuit 10 is composed with third order low-pass filters 13, 14 and an adder circuit 15, and its output signal is input to an amplitude limiting circuit 20.例文帳に追加

３次ローパスフィルタ１３，１４と加算回路１５でオフセット補正回路１０を構成し、その出力信号を振幅制限回路２０に入力させる。 - 特許庁

The signal stored in the frame memory 18 is fed to the adder 16 through an amplifier 19 acting as a second weight circuit with a coefficient of e.g. 0.75.例文帳に追加

そしてこのフレームメモリー１８に記憶された信号が、例えば係数０．７５の第２の加重回路となるアンプ１９を通じて加算器１６に供給される。 - 特許庁

As an inter-stage output of the shift register, an output corresponding to a bit clock term interval is output and input to an adder circuit and an addition output is obtained.例文帳に追加

シフトレジスタの段間出力としてビットクロック周期間隔に対応するものを出力し、加算回路に入力して、加算出力を得る。 - 特許庁

In addition, integrated signals are supplied to the adder 6 through a second selecting means 84, an amplifier 85, and a delay element 86 and subtracted from the original signals.例文帳に追加

さらに積分された信号が第２の選択手段８４、アンプ８５、遅延要素８６を通じて加算器６に供給されて元の信号から減算される。 - 特許庁