「adder」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

The digital camera is provided with a gain control section 2 and an integrator 4 connected to a frame memory 3 and having an RGB component register 41, an adder 42, a frequency counter 43, and a frequency register 44.例文帳に追加

利得制御部２、フレームメモリ３に接続された積分器４は、ＲＧＢ成分レジスタ４１、加算器４２、度数カウンタ４３、度数レジスタ４４を備える。 - 特許庁

An adder part 40 adds the reference image after alignment with one image to be added among other images for generating an added image.例文帳に追加

加算部４０が、位置合わせ後の基準画像と他の画像のうちの加算対象となる１の加算対象画像とを加算して加算画像を生成する。 - 特許庁

Further, since the adder 2, the FIR filter 3 and the feedback module 6 are made into module, the number of parts comprising a relevant digital filtering device 1 can be reduced.例文帳に追加

また、加算器２、ＦＩＲフィルタ３、フィードバックループ６がモジュール化されるので、当該ディジタルフィルタ装置１を構成する部品点数を削減することができる。 - 特許庁

An adder 10 adds the output signal (d) of the amplifier 6, the output signal (e) of the one-clock delay unit 7, and the output signal (f) of the amplifier 9 together.例文帳に追加

加算器１０は、増幅器６の出力信号ｄと１クロック遅延器７の出力信号ｅと増幅器９の出力信号ｆを加算する。 - 特許庁

An adder 103 obtains a predicted error concerning an aimed block in the aimed frame which is subjected to the first filtering process, and a filtering 108 performs a second filtering process.例文帳に追加

加算器１０３は、第１のフィルタ処理された着目フレーム中の着目ブロックについて予測誤差を求め、フィルタ１０８は、第２のフィルタ処理を行う。 - 特許庁

HYBRID CARRY VISION TYPE/CARRY SELECTION ADDER INCLUDING CARRY LOGIC FOR GENERATING COMPLEMENTARY HOT CARRY SIGNAL, AND ITS METHOD FOR CREATING CARRY LOGIC例文帳に追加

相補的なホット桁上げ信号を生成する桁上げ論理を含んだハイブリッド桁上げ先見型／桁上げ選択加算器およびその桁上げ論理を作る方法 - 特許庁

The digital part of the DAC 10 adds the offset value to an input digital audio signal using a built-in adder and then applies predetermined digital processing thereto.例文帳に追加

ＤＡＣ１０のデジタル部は、入力されたデジタル音声信号へ、内蔵する加算器を用いて、上記オフセット値を加算した後に、所定のデジタル処理を施す。 - 特許庁

An adder 155 adds a decoded signal outputted from the 1st decoding section 153 and a decoded signal outputted from the 2nd decoding section 154.例文帳に追加

加算器１５５は、第１復号化部１５３から出力された復号化信号と第２復号化部１５４から出力された復号化信号を加算する。 - 特許庁

The time division multiplex signal is supplied to an adder 9, subjected to frequency division multiplexing with the voice signal A, and transmitted from a transmitter 10.例文帳に追加

かかる時分割多重信号は加算器９に供給され、音声信号Ａに周波数分割多重されて、送信機１０から送信される。 - 特許庁

The motion compensation and image composition portion 303 supplies a motion compensation predicted image signal obtained by selection or composition to an adder 305 as a predicted image signal.例文帳に追加

動き補償・画像合成部３０２は、選択又は合成して得た動き補償予測画像信号を予測画像信号として加算器３０５へ供給する。 - 特許庁

An adder 423 adds an output of the complex conjugate normalization circuit to an output of the forgetting circuit and outputs the added outputs as this time (current slot) channel estimate.例文帳に追加

加算器４２３は、複素共役正規化回路の出力と、忘却回路の出力とを加算し、今回（現スロット）のチャネル推定値として出力する。 - 特許庁

A selector 52 switches its connection so that the image data outputted from a prescribed delay element unit 51 are fed to an adder 42 in response to the processing rate.例文帳に追加

セレクタ５２は、処理レートに応じ、所定の遅延素子単位５１から出力される画像データが、加算部４２に供給されるように接続を切り替える。 - 特許庁

Similarly a multiplier 71-2 receives a Q signal, multiplies the signal with a coordinate s00Q of a signal point and the product is outputted to the adder 72.例文帳に追加

同様に、受信されたＱ信号は、乗算器７１−２に入力され、信号点の座標値ｓ００_Qと乗算され、加算器７２に出力される。 - 特許庁

By adding the accumulated values by the adder 22 and the storage element 23 to the initial value, the resets are incompletly performed and a soft synchronizing function is realized.例文帳に追加

この初期値に、加算器２２及び記憶素子２３による累算値を加味することにより、前記リセットが不完全に行われ、ソフトシンク機能が実現される。 - 特許庁

An electro/optic converter 32 converts an electric output signal of the adder 26 into an optical signal and its output light is transmitted to the station apparatus 10.例文帳に追加

電気／光変換器３２は加算器２６の電気出力信号を光信号に変換し、その出力光が局装置１０に伝送される。 - 特許庁

Coefficients which are preliminarily provided to the moving image signal to be supplied from the upper stage are multiplied and outputted to an adder 17 by multipliers 14 and 16.例文帳に追加

乗算器１４乃至１６は上段から供給される動画像信号に予め与えられている係数を乗算して加算器１７に出力する。 - 特許庁

Also, the fourth adder 28 subtracts the signal outputted by the noise band extracting part 24 from a signal outputted by the second microphone 12.例文帳に追加

また、第４の加算器２８が第２のマイク１２によって出力された信号からノイズ帯域抽出部２４によって出力された信号を減算する。 - 特許庁

The total of each cell datum of the first and second registers 21, 22 is found by first and second total calculators 23, 24 to obtain an entire cell addition result by an adder 25.例文帳に追加

第１及び第２の総和演算器２３，２４にて第１，第２のレジスタ２１，２２の各セルデータの総和を求め、加算器２５で全セル加算結果を得る。 - 特許庁

A signal processing circuit 1 processes a video signal on the basis of a clock 11 and gives a processed video signal 12 to an adder circuit 4.例文帳に追加

信号処理回路１は、クロック１１に基づいて映像信号の処理を行ない、処理した映像信号１２を加算回路４に供給する。 - 特許庁

An adder 23 adds N (specific value)×1 or N×0 to the address signals, ADD,...ADD+(N-1) on the basis of values '1', '2', '3' of a frame counter.例文帳に追加

加算器２３は、フレームカウンタの値“１”，“２”，“３”に基づき、アドレス信号ＡＤＤ，・・・ＡＤＤ＋（Ｎ−１）に、Ｎ（特定値）×１又はＮ×０を加算する。 - 特許庁

In the adder circuit 17, the other branch signal in the branch circuit 11 and an output of the matching circuit 16 are added and inputted to a power amplifier 18.例文帳に追加

加算回路１７では分岐回路１１で他方の分岐信号と整合回路１６の出力を加算して電力増幅器１８へ入力する。 - 特許庁

An in-phase adder section 1-1 adds each of pilot symbols P_0 to P_5 to adjacent pilot symbols before and after each symbol to generate a channel estimate value in the unit of symbols.例文帳に追加

各パイロットシンボルＰ_0 〜Ｐ_5 毎に、前後の隣接パイロットシンボルと同相加算部１−１で加算し、シンボル単位のチャネル推定値を生成する。 - 特許庁

A contour correcting means 1051 generates a contour correction signal, and an adder 1054 performs addition to a video signal of an output of a gamma correcting means 1052.例文帳に追加

輪郭補正手段１０５１で輪郭補正信号を生成し、ガンマ補正手段１０５２出力の映像信号に加算気１０５４で加算する。 - 特許庁

A feedback path for extracting part of a modulation signal as a feedback modulation signal is newly provided to a pre-stage of the power amplifier 12 (an output stage of an adder 10).例文帳に追加

電力増幅器１２の前段（加算器１０の出力段）に変調信号の一部を帰還変調信号として取り出す帰還路を新たに設ける。 - 特許庁

The received signal is inputted to an in-phase adder 2 provided inside the correlation detecting section 1 and in-phase added over a plurality of unit periods (GI+1 symbol).例文帳に追加

受信信号は、相関検出部１内の同相加算器２に入力され、ここで、複数の単位周期（ＧＩ＋１シンボル）にわたって同相加算される。 - 特許庁

The output of the adder 30e is supplied to a tracking actuator, or a focus actuator, as a tracking drive signal or a focus-drive signal.例文帳に追加

加算器３０ｅの出力はトラッキング駆動信号あるいはフォーカス駆動信号としてトラッキングアクチュエータあるいはフォーカスアクチュエータに供給される。 - 特許庁

An adder 13 differentiates the bow azimuth θ_H from a target azimuth θ_r output from an azimuth setting portion 11 to obtain declination θ=θ_r-θ_H.例文帳に追加

加算器１３は、方位設定部１１から出力された目標方位θ_ｒから船首方位θ_Ｈを差分して偏角θ＝θ_ｒ−θ_Ｈを求める。 - 特許庁

Signals output from the multipliers A_0 to A_n-1 are input to an adder SUM, and the added result is input to a divider DIV.例文帳に追加

乗算器Ａ_０〜Ａ_ｎ−１からそれぞれ出力された信号は加算器ＳＵＭに入力され、その加算結果は除算器ＤＩＶに入力される。 - 特許庁

A third adder 207 controls generation torque of the tire motor 18 by a control amount obtained by adding the first tire motor control amount and the second tire motor control amount.例文帳に追加

第３加算器２０７は、第１タイヤモータ制御量と第２タイヤモータ制御量とを加算した制御量でタイヤモータ１８の発生トルクを制御する。 - 特許庁

To reduce the circuit scale of an adder in a CDMA transmission circuit that allocates a plurality of transmission data to a plurality of transmission sequences and transmits the resulting transmission sequences.例文帳に追加

複数の送信データを複数の送信系列に割り振って送信するＣＤＭＡ送信回路において、加算器の回路規模を削減する。 - 特許庁

Thus, there is no carry of the addition data when the adder 23 overflows, and consequently the rectangular wave having no cycle deviation can be generated.例文帳に追加

このように、加算器２３がオーバフローする時点で加算データに繰り越しが発生せず、これにより、周期ずれのない矩形波を発生することができる。 - 特許庁

A divider circuit 8 divides a sum Ds of the adder circuit 6 by a count C of the count circuit 7 to average the sum and to obtain corrected image data Do.例文帳に追加

除算回路８は、加算回路６の加算結果Ｄｓをカウント回路７のカウント値Ｃで除算して平均化し、補正画像データＤｏを得る。 - 特許庁

Then, after the difference value is converted to direct current by the LPF 113, the value is added to a phase difference data ΔP by an adder 109 and input to a digital VCO 110.例文帳に追加

そして、ＬＰＦ１１３にて直流化された後、加算器１０９にて位相差データΔＰに加算され、デジタルＶＣＯ１１０に入力される。 - 特許庁

The noise portion to be eliminated from an imaging data using the adder 106 is eliminated by outputting the data which is necessary to a correction data calculating portion 113.例文帳に追加

また、補正データ算出部１１３に必要なデータを出力することにより、加算器１０６を用いて撮像データから除去すべきノイズ分を除去させる。 - 特許庁

After an adder 26 sums the locally decoded images, an inter-image prediction unit 27 uses the sum for a reference image for inter-image prediction of the other pictures.例文帳に追加

これらの局部復号画像は、加算器２６で加算された後、画像間予測器２７により他のピクチャの画像間予測処理の参照画像とされる。 - 特許庁

An output of a water level controller 12 for controlling a water level of a drum is added to an output of a steam flow rate transmitter 151 by an adder 152.例文帳に追加

ドラムの水位を制御する水位制御器１２１の出力は、蒸気流量トランスミッタ１５１の出力と加算器１５２によって加算される。 - 特許庁

Multipliers 9-16 multiply an output of the delay elements 1-8 by codes 1-8 and an adder 17 sums the products and provides an output of the sum as output data.例文帳に追加

遅延素子１〜８の出力とコード１〜８との乗算を乗算器９〜１６で行い、加算器１７で加算されて出力データとして出力される。 - 特許庁

A total value in the writing and a total value in the reading added by an adder 45 are compared, and when the total values are not matched with each other, an error signal is outputted.例文帳に追加

加算器４５により加算された書込時の合計値と読込時の合計値を比較し、その合計値が一致しない場合にはエラー信号を出力する。 - 特許庁

The quotient generated by the quotient generation circuit 24 is preserved in a quotient register 27, and the quotient is converted to a 2' complement by a complement conversion adder to obtain the final quotient.例文帳に追加

商レジスタ２７は商生成回路２４で生成された商を保存し、商に補数化加算器により商を二補数化して最終的な商を得る。 - 特許庁

A switch 26 supplies the output of the adder 24 to a register 27 when a reference pulse (pulse A) is an H level and to a register 28 in the case of L level.例文帳に追加

加算器２４の出力は、スイッチ２６によって、リファレンスパルス（パルスＡ）がＨレベルのとき、レジスタ２７に、Ｌレベルのとき、レジスタ２８に供給される。 - 特許庁

An adder 240 sequentially adds picture data read from a CCD 220 16 times while a light source 210 is turned on or off.例文帳に追加

そして、光源２１０を点灯又は消灯させた状態で、ＣＣＤ２２０から１６回読み取った画データを加算器２４０で順次加算している。 - 特許庁

An adder 36 adds the noise removal signal F1 and the large range edge component E2 for each noticed pixel and generates a processed brightness signal Y'.例文帳に追加

加算器３６は、各注目画素について、ノイズ除去信号Ｆ１と広範囲エッジ成分Ｅ２とを加算して処理済輝度信号Ｙ’を生成する。 - 特許庁

A direct input that is an output of a coefficient multiplier 21 which multiplies an input w_n by a coefficient β, is outputted to a feedforward path and an adder 25.例文帳に追加

入力w_nに係数βを乗算する係数乗算器２１の出力である直接入力は、フィードフォワードパスと加算器２５に出力される。 - 特許庁

Then the signal stored in the frame memory 14 is fed to the adder 12 through an amplifier 15, acting as a 2nd weight circuit with a coefficient of, e.g. 0.5.例文帳に追加

そしてこのフレームメモリー１４に記憶された信号が例えば係数０．５の第２の加重回路となるアンプ１５を通じて加算器１２に供給される。 - 特許庁

A coefficient unit 35 multiplies this amplitude value (d) by a coefficient K (0<K<1), and the result is supplied to an adder 36 and added to the minimum level value (b).例文帳に追加

係数器３５では、この振幅値ｄに係数Ｋ（０＜Ｋ＜１）が乗算され、加算器３６に供給されて最小レベル値ｂと加算される。 - 特許庁