「adder」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

The functional circuit is provided with an arithmetic part, a look-up table, a timing compensating part, an adder/subtractor, a statistic module, an image-shifting circuit and other processing devices.例文帳に追加

機能回路は、算術部、ルックアップテーブル、タイミング補償部、加算器/減算器、統計モジュール、画像シフト回路、その他処理デバイスを備える。 - 特許庁

An adder 54 takes difference between signals after these squarings to output a signal A^2cos(2ωt) whose frequency is transformed into double.例文帳に追加

加算器５４は、これら自乗後の信号の差分を取り、周波数が２倍に変換された信号Ａ^２ｃｏｓ（２ωｔ）を出力する。 - 特許庁

The torque adder 41a belongs to the one hinge 41 to give torque for turning when shifting from the opening position to the folding position.例文帳に追加

トルク付加装置４１ａは、１つのヒンジ４１に付属し、展開位置から折畳み位置に移行する際に回動のためのトルクを与える。 - 特許庁

An adder 120 adds the predicted motion vector value and a difference value from an arithmetic decoding processing section 110 and computes the motion vector.例文帳に追加

加算器１２０は、その動きベクトル予測値と、算術復号化処理部１１０からの差分値とを加算して動きベクトルを算出する。 - 特許庁

The frame information adder 102 is configured to add frame information used for identifying the image data affected by the flash to the image data.例文帳に追加

フレーム情報付加部１０２は、フラッシュの影響を受けている画像データを特定するためのフレーム情報を、画像データに付加する。 - 特許庁

An output terminal of the CD player 1 is connected in parallel with an 'adder 9' and a 'series circuit consisting of a band- pass filter 14 and a sbutractor 15'.例文帳に追加

ＣＤプレーヤ１の出力端は、「加算器９」と「バンドパスフィルタ１４と引算器１５の直列回路」に並列的に接続される。 - 特許庁

Also, this substantial gate 3 stage 00 cut adder can be obtained by making it unnecessary to provide any diode by complicating an input line of an AND gate which transmits the carry signal.例文帳に追加

又桁上信号を送るＡＮＤゲートの入力線を複数にしてダイオードを不要にして真実、実質ゲート３段にした。 - 特許庁

A binarization unit 22, an error detector 27, an error distribution matrix 25, and an adder 21 binarize an attention pixel of a color component image according to an error diffusion method.例文帳に追加

二値化部22、誤差検出器27、誤差配分マトリクス25、加算器21は、色成分画像の注目画素を誤差拡散法によって二値化する。 - 特許庁

The circulating adder adds the flag and the signal and respectively supplies a carry to the AND circuit of the next stage.例文帳に追加

循環型加算器は、（イ）に示すフラグと、（ニ）に示す信号とを加算し、（ホ）に示すキャリーをそれぞれ次段のＡＮＤ回路に供給する。 - 特許庁

An adder 702 adds smear correction data having polarity opposite to that of the smear to the data of the pixel to be corrected, and thus, the smear is suppressed.例文帳に追加

加算器７０２にて、補正対象の画素のデータに、スミアとは逆極性のスミア補正データを加算し、これにより、スミアを抑制する。 - 特許庁

A cumulative adder 7 performs cumulative addition of a decimal value f set in an f setting part 8 in response to division output DOUT.例文帳に追加

累積加算器７はｆ設定部８に設定された小数値ｆを分周出力ＤＯＵＴに応答して累積加算する。 - 特許庁

A temporary information adder generates a digital broadcast wave for retransmission by adding temporary information to BML data of the digital broadcast wave.例文帳に追加

一時情報付加装置は、一時情報をデジタル放送波のＢＭＬデータに付加して再送信用のデジタル放送波を生成する。 - 特許庁

A first digital/analog converter 1-12 converts the main signal of the transmission signal into an analog signal, which is given to an adder 1-3.例文帳に追加

送信信号の主信号を、第１のディジタルアナログ変換器１−１２でアナログ信号に変換して加算器１−３に入力する。 - 特許庁

Adder sections 102a1, 102am multiplex k/2-sets of spread information signals to generate a multiplexed signal.例文帳に追加

加算部１０２ａ_1および加算部１０２ａ_mは、拡散されたｋ／２個の情報信号を多重することにより、多重信号を生成する。 - 特許庁

This circuit can be composed of only the more inexpensive IFFT circuit of the point number 1k, a simple modulation circuit, a memory and an adder circuit.例文帳に追加

この回路は、より安価なポイント数１ｋのＩＦＦＴ回路と簡単な変調回路，メモリ及び加算回路のみで構成できる。 - 特許庁

The higher-rank image data Da and output data of the adder 201 are supplied to a RAM 203 through a switch 202 as address data.例文帳に追加

上位画像データＤaと加算器２０１の出力データは、スイッチ２０２を介してアドレスデータとしてＲＡＭ２０３に供給される。 - 特許庁

An analog adder circuit 12 sums analogically the base band signals of the two systems and a clock recovery DPLL circuit 16 receives the sum.例文帳に追加

２系統のベースバンド信号は、アナログ加算回路１２によりアナログ加算された後、クロック再生用ＤＰＬＬ回路１６に入力する。 - 特許庁

A binarization section 22, an error detector 27, an error distribution matrix 25, and an adder 21 binarize a focused pixel of an input image by an error diffusion method.例文帳に追加

二値化部22、誤差検出器27、誤差配分マトリクス25、加算器21は、入力画像の注目画素を誤差拡散法によって二値化する。 - 特許庁

A square circuit 201, an adder circuit 202, a register 203, and a shift circuit 204 calculate a square sum average of pixel data Pk.例文帳に追加

自乗回路２０１、加算回路２０２、レジスタ２０３およびシフト回路２０４によって、画素データＰｋの自乗和平均が算出される。 - 特許庁

An adder 12c adds a present image S_n to a past image T_n-1 to blend them at a blending ratio according to the recursive coefficient α.例文帳に追加

加算器１２ｃは、現在画像Ｓ_nおよび過去画像Ｔ_n-1をリカーシブ係数αに応じた配合比で配合するように加算する。 - 特許庁

An analog adder 9 adds the bias compensation amount signal 108 to an angular velocity signal 107, to generate the angular velocity signal ωa with the bias compensated.例文帳に追加

アナログ加算器9は、角速度信号107にバイアス補償量信号108を加え、バイアスの補償された角速度信号ωaを生成する。 - 特許庁

An adder 4 outputs a pressure correction set value AP0a obtained by adding ΔP1 to a pressure set value P0a in the first period.例文帳に追加

加算器４は第１期間の圧力設定値Ｐ０ａにΔＰ１を加えて得られる圧力補正設定値ＡＰ０ａを出力する。 - 特許庁

In an adder circuit 44, a third display control signal to be used in light emission control when a remote control signal is received is added.例文帳に追加

加算回路４４において、リモートコントロール信号の受信時の発光制御に使用される第３の表示制御信号が加算される。 - 特許庁

The adder 50 synthesizes the addition sound signal-synthesized information-superimposed sound signal with a band limiting acoustic signal, and gives the resulting synthesized signal to a loudspeaker 60.例文帳に追加

加算器５０は付加音合成済み情報重畳音信号と帯域制限音響信号を合成して、スピーカ６０へ与える。 - 特許庁

An adder 36 adds a noise elimination signal F1 and the adjusted edge component F2 to generate a processed luminance signal Y' of each pixel.例文帳に追加

加算器３６は、ノイズ除去信号Ｆ１と調整済エッジ成分Ｆ２とを加算して各画素の処理済輝度信号Ｙ’を生成する。 - 特許庁

The voltage V1 or V2 is added to a reference voltage VS at an adder circuit 6 and the sum controls a gain of a voltage controlled attenuator 1.例文帳に追加

これらの電圧Ｖ1またはＶ2が加算回路６で基準電圧ＶSと加算されて電圧制御減衰器１のゲインを制御する。 - 特許庁

In this image display device, higher-rank image data corresponding to a higher-rank bit of input image data Din are given an increment as much as one by an adder 201.例文帳に追加

入力画像データＤinの上位ビットに対応する上位画像データは加算器２０１によって「１」だけインクリメントされる。 - 特許庁

An adder 38 adds integral part data to an output of the delta-sigma modulator 44 and sends the added output to the frequency divider 37.例文帳に追加

加算器３８は、整数部データとデルタシグマ変調器４４の出力を加算し、その加算出力が分周器３７に送られる。 - 特許庁

Each channel circuit 91 performs correlation detection and applies phase control of the DLL 102 on the basis of the output from each correlation adder.例文帳に追加

各チャンネル回路９１は、相関加算器からの出力値に基づいて相関検出及びＤＬＬ１０２の位相制御を行う。 - 特許庁

An adder 15 adds a compensation amount corresponding to the deviation to the control variable Vt and negatively feeds the deviation back to the control variable Vt.例文帳に追加

加算器１５は、その偏差に応じた補償量を制御変数Ｖｔに加算して、偏差を制御変数Ｖｔに負帰還する。 - 特許庁

The PI control part 75 finds a q-axis voltage component V_q so that the adder 73 sets the q-axis current component I_q to be zero.例文帳に追加

また、加算器７３がｑ軸電流成分Ｉ_ｑを零にするように、ＰＩ制御部７５がｑ軸電圧成分Ｖ_ｑを求める。 - 特許庁

A comparator 8 compares an output of the adder 7 with a reference value and outputs a signal, in response to the result of comparison as a delay signal.例文帳に追加

コンパレータ８は、加算器７の出力を基準値と比較し、比較の結果に応じた信号を遅延信号として出力する。 - 特許庁

A melody signal generated in a melody oscillator 12 and a tone signal generated in a tone oscillator 13 are added in an adder 14.例文帳に追加

メロディ発振器１２で生成されたメロディ信号とトーン発振器１３で生成されたトーン信号とを加算器１４で加算する。 - 特許庁

A saturation determining means is formed of an adder 18, registers 19, 20 and a comparator 26 to determine the presence of saturation in the each local area.例文帳に追加

そして、加算器１８、レジスタ１９、２０、比較器２６で飽和判定手段を形成し、局所領域の飽和の有無を判定する。 - 特許庁

The adder 19 adds electrical signals inputted from the attenuator 12 and the SAW element 18, and outputs an added electrical signal.例文帳に追加

加算器１９は、減衰器１２とＳＡＷ素子１８から入力された電気信号を加算し、加算電気信号を出力する。 - 特許庁

The mixing type modulator is composed of an adder 201, a prediction filter 202, a noise shape filter 203, a quantizer 204, and a delay unit 205.例文帳に追加

混合型変調器は、加算器２０１、予測フィルタ２０２、ノイズシェイプフィルタ２０３、量子化器２０４及び遅延器２０５にて構成される。 - 特許庁

A calculation circuit 2 comprises a sample hold 21, an adder 22, a subtractor 23, a sub A/D converter 24, and a sub D/A converter 25.例文帳に追加

演算回路２は、サンプルホールド部２１と、加算部２２と、減算部２３と、サブＡ／Ｄコンバータ２４と、サブＤ／Ａコンバータ２５とを含む。 - 特許庁

Then an adder 30 adds both the signals VII and VQQ and outputs the result as a phase shift output signal VI out.例文帳に追加

そして、加算器３０により両信号ＶＩＩ及びＶＱＱを加算し、移相出力信号ＶＩｏｕｔとして出力する。 - 特許庁

The data corrected if needed can be obtained as the data D as the result of adding the key K in a key adder 2009.例文帳に追加

必要に応じて修正されたデータは、鍵加算装置２００９において、鍵Kが加算された結果、データDとして得ることが出来る。 - 特許庁

A servo controller of a magnetic disk unit comprises a microactuator (MA) estimator, a VCM actuator (VCMA) controller, a filter and an adder.例文帳に追加

磁気ディスク装置のサーボコントローラは、マイクロアクチュエータ（ＭＡ）推定器とＶＣＭアクチュエータ（ＶＣＭＡ）コントローラとフィルタと加算器とを具備する。 - 特許庁

The multipliers 32 and 33 multiply the input data by the coefficients Cn and Dn respectively, and an adder 34 adds together the outputs of both multipliers 32 and 33.例文帳に追加

乗算器３２，３３は入力データに係数Ｃｎ，Ｄｎを乗算し、加算器３４は乗算器３２，３３の出力を加算する。 - 特許庁

An output of the equalizer is supplied to an adder (903), and the equalized signal and the error signal generated by a phase detector (102) are coupled.例文帳に追加

等化器の出力は加算器(903)に供給され、等化された信号と位相検出器（102)が生成したエラー信号を結合する。 - 特許庁

The error diffusion device 300R is equipped with an error adder 1, a final error divider 2, an error selector 3, and a switching controller 4.例文帳に追加

誤差拡散装置３００Ｒは、誤差加算器１、最終誤差分割器２、誤差選択器３および切替制御器４を備える。 - 特許庁

The adder 4 adds the correction data to the current image data inputted from the signal source 1 and outputs an added value to a source driver.例文帳に追加

加算器４は、信号源１から入力される現在の画像データに補正データを加算して、加算結果をソースドライバに出力する。 - 特許庁

In an adder 46, the number of isolated points in each of the large blocks from the number of isolated points calculated by each of the sections 41 to 45.例文帳に追加

加算器４６では，各孤立点数カウント部にて算出された孤立点数から大ブロック中の孤立点数が算出される。 - 特許庁