「adder」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

The controller 16 controls the printing density of a thermal head 17 in accordance with the tone fine-adjustment value from the adder 15 during printing.例文帳に追加

ヘッド濃度コントローラは、印刷時に加算器からのトーン微調値に基づいてサーマルヘッド１７の印刷濃度を制御する。 - 特許庁

Multipliers 44, 46 and an adder 48 mix the original image with the OSD information on the basis of the coefficient α.例文帳に追加

この係数αに基づいて乗算器４４、４６、及び加算器４８により原画像とＯＳＤ情報が混合される。 - 特許庁

The electric power of an addition result signal outputted from the adder is amplified in an amplifier 15 to generate a call drive signal.例文帳に追加

加算器から出力される加算結果信号を増幅器１５で電力増幅して呼び出し駆動信号を生成する。 - 特許庁

The adder 102 adds the partial product P_o to the partial product P_j with an additional signal S_j-1 so as to be separated by 1 bit at a lower order side.例文帳に追加

加算器１０２は、部分積Ｐ_0と、加算信号Ｓ_j-1を下位側に１ビット離して従えた部分積Ｐ_jとを加算する。 - 特許庁

The adder circuit 50 adds the current value detected by the rectifying circuit 30 to that of the trapezoidal wave form signal TR.例文帳に追加

加算回路５０は、整流回路３０により検出された電流値と、台形波形信号ＴＲの電流値とを加算する。 - 特許庁

The specified one of the plurality of the calculation stages generates the sum output signals and primary carry output signals of the adder.例文帳に追加

これら複数の計算段の特定の一つは、加算器の和出力信号および一次桁上げ出力信号を生成する。 - 特許庁

A matching filter 202-1 detects the correction between an output signal from the adder 201-1 and a spread code assigned to the user 1.例文帳に追加

整合フィルタ２０２-1は、加算器２０１-1の出力信号とユーザ１に割り当てられた拡散コードとの相関を検出する。 - 特許庁

An adder section 5 sums the result of multiplication by M pixels each and adds the result of sum to the result of sum in a preceding line.例文帳に追加

加算部５は、Ｍ画素毎に上記乗算結果を加算しその加算結果と前ラインでの加算結果とを加算する。 - 特許庁

The semiconductor integrated circuit includes a digital control oscillator, a counter, a time digital converter, an adder, and a control signal generating part.例文帳に追加

半導体集積回路は、デジタル制御発振器と、カウンタと、時間デジタル変換器と、加算器と、制御信号生成部と、を備える。 - 特許庁

The output of the adder 19 corrected in response to the gradient b(k) represents the bias a(k) of the propagation path characteristics of the slot.例文帳に追加

加算器１９の出力に、傾きｂ（ｋ）に応じた補正をした値が、そのスロットの伝搬路特性のバイアス値ａ（ｋ）となる。 - 特許庁

An adder 7 uses a setting signal of a local oscillation source 20 as a control signal given to a first voltage-controlled oscillator 4.例文帳に追加

加算器７は、第１の電圧制御発振器４への制御信号として、局部発振源２０の設定信号を用いる。 - 特許庁

An adder 43 adds the weighted edge component E2 to the input luminance signal Y0 to produce an output luminance signal Y2.例文帳に追加

加算器４３は、入力輝度信号Ｙ０に加重付エッジ成分Ｅ２を加算して、出力輝度信号Ｙ２を生成する。 - 特許庁

An adder circuit 34 sums the 2nd correction voltage AV2 to a sawtooth wave voltage SV of a sawtooth wave voltage generating circuit 2.例文帳に追加

加算回路３４は第２の補正電圧ＡＶ２をのこぎり波電圧発生回路２ののこぎり波電圧ＳＶに加算する。 - 特許庁

An adder 106f subtracts the pseudo echo r(t) from the digital transmission audio signal y(t) to obtain a residual signal e(t).例文帳に追加

加算器１０６ｆは、ディジタル送信音声信号ｙ（ｔ）から擬似エコーｒ（ｔ）を減算して残差信号ｅ（ｔ）を得る。 - 特許庁

The output detection voltage VQD is added to a feedback voltage VFB1 at an adder CB and input into a comparator CMP1.例文帳に追加

取り出した検知電圧ＶＱＤは加算器ＣＢで帰還電圧ＶＦＢ１と加算され、コンパレータＣＭＰ１に入力される。 - 特許庁

The correction signal for peak suppression is added to a data signal converted to a time waveform by inverse Fourier transform by an adder 104.例文帳に追加

逆フーリエ変換して時間波形に変換したデータ信号に、ピーク抑圧用補正信号を加算器（１０４）で加算する。 - 特許庁

A selector 21 inputs the initial version-number and the initial version-number plus 1 output by the adder 20 and outputs one of them.例文帳に追加

セレクタ２１は、初期版数と、加算器２０が出力する初期版数＋１とを入力し、そのうちの何れかを出力する。 - 特許庁

A limiter 35 limits the second torque target value Tm2^* in such a way that the value becomes a prescribed level or lower and outputs it to an adder 34.例文帳に追加

リミッタ３５は、第２のトルク目標値Ｔm2^*が所定の大きさ以下になるように制限して、加算器３４に出力する。 - 特許庁

A decimal number adder 24 adds the signal Cin [7:0] to the signal Din [7:0], and outputs the sum as a signal BcdFaOut [7:0].例文帳に追加

１０進数加算器２４は信号Ｃｉｎ［７：０］と信号Ｄｉｎ［７：０］とを加算し、その和を信号ＢｃｄＦａＯｕｔ［７：０］として出力する。 - 特許庁

A selector 316 selects any of the correction data Ha-Hf based on an address signal ADR and outputs them to an adder circuit 312.例文帳に追加

セレクタ３１６はアドレス信号ＡＤＲに基づいて補正データＨａ〜Ｈｆを選択して加算回路３１２に出力する。 - 特許庁

An inputted base band phase signal is supplied to a frequency error detecting part 11 and supplied to an adder 15.例文帳に追加

入力されたベースバンド位相信号は、周波数誤差検出部１１に供給されるとともに、加算器１５に供給される。 - 特許庁

The character information is applied to a video monitor 40 via an adder 36 and a video output terminal 38 to display video.例文帳に追加

その文字情報は、加算器３６及び映像出力端子３８を介して映像モニタ４０に印加され、映像表示される。 - 特許庁

A multi- tap delay circuit 22L delays a signal inputted through the adder 21L and outputs the delayed signal.例文帳に追加

マルチタップ遅延回路２２Ｌは、加算器２１Ｌを介して入力された信号に対して遅延を施した後、出力するものである。 - 特許庁

Thus, the adder 18 adds those signals together to widen the frequency band of the input signal Sin to the low frequency side as well.例文帳に追加

加算器１８が、これらの信号を加算することにより入力信号Ｓinの周波数帯域は、低帯域側にも広がる。 - 特許庁

In the signal receiving and phase regulating adder part 56 of thus simplified constitution, a value matching a signal receiving focus point which becomes deeper as a corresponding group is farther from a signal receiving opening center is set for the delay adder 76 as a delay time difference between the two channels.例文帳に追加

これらにより構成が簡素化された受信整相加算部５６において、遅延加算器７６には２チャネル間の遅延時間差として、対応するグループが受信開口中心から遠いほど深い受信フォーカス点に適合した値が設定される。 - 特許庁

The operation is carried out through an information adder 4 of a printer interface disposed between the host computer 1 and the printer 5, and means for processing the extra information from the information adder 4 through the host computer 1 as the control information of the printer 5.例文帳に追加

ホストコンピュータ１とプリンタ５との間に配置されたプリンタインタフェースの情報追加装置４、情報追加装置４からの追加情報をホストコンピュータ１で処理してプリンタ５の制御情報とする情報処理手段を介して上記動作を行う。 - 特許庁

A weighting circuit 42 applies coloring processing to the element image corresponding to the phase and outputs it to an adder 44, and the last element history image recorded in a history 3D memory 46 is added to the latest element image in the adder 44.例文帳に追加

重み付け回路４２は、要素画像に対して、その時相に対応した色付け処理を行って加算器４４に出力し、加算器４４において最新の要素画像に履歴用３Ｄメモリ４６に記録されている過去の要素履歴画像が加算される。 - 特許庁

An adder 60 is supplied with the one-stage prior voltage data outputted from the delay circuit 50, and is also supplied with gradually supplied voltage data, and the adder 60 sums these voltage data and outputs them to an output terminal (B).例文帳に追加

加算器６０には、遅延回路５０から出力された１段分時間前の電圧データが供給されると共に、徐々に供給される電圧データとが供給され、加算回路６０でこれらの電圧データを加算して、出力端子（Ｂ）に出力する。 - 特許庁

The m+1-th integration of the wave detection output is performed by the adder 21, and the first wave detection output integrated for m-times is read from the RAM 20 and subtracted from the output of the adder 21 by a subtracter 22.例文帳に追加

加算器２１により検波出力のｍ＋１回目の積算が行われると共に、加算器２１およびレジスタ２３によりｍ回分積算された最初の検波出力がＲＡＭ２０から読み出され、減算器２２により加算器２１の出力から減算される。 - 特許庁

The speed control system 10 is composed of a normative model setting instrument 11, an acceleration feedforward compensating means 12, a subtracted 13, a speed controller 14, an adder 15, an adder 16, an estimated load disturbance feedforward compensating means 18, and an inertia identification means 19.例文帳に追加

速度制御装置１０は、規範モデル設定器１１、加速度フィードフォワード補償手段１２、減算器１３、速度制御器１４、加算器１５、加算器１６、推定負荷外乱フィードフォワード補償手段１８、イナーシャ同定手段１９により構成されている。 - 特許庁

To propose an analog voltage adder circuit capable of suppressing a drop of a common mode level of an output and to provide an analog voltage adder circuit capable of easily setting a coefficient when multiplying analog voltage by a coefficient and adding them.例文帳に追加

出力のコモンモードレベルの低下を抑制することのできるアナログ電圧加算回路を提案し、併せて、またアナログ電圧に係数を乗算して加算するときに、係数の設定を容易に行なうことのできるアナログ電圧加算回路を提案するものである。 - 特許庁

A signal obtained by adding modulation outputs of one group by an adder 5_1 is supplied as an I channel to a transmitting part 6, and a signal obtained by adding modulation outputs of the other group by an adder 5_2 is supplied as a Q channel to the transmitting part 6.例文帳に追加

一方のグループの変調出力を加算器５_1で加算した信号がＩチャンネルとして送信部６に対して供給され、他方のグループの変調出力を加算器５_2で加算した信号がＱチャンネルとして送信部６に対して供給される。 - 特許庁

An adder 26 calculates a cyclic address by (A+|C|)-M in the case the addressing of the adding direction or by (A-|C|)+M in the case of addressing of the subtracting direction and whether a cyclic condition is formed or not is judged by using a value calculated by an adder 28.例文帳に追加

加算器２６で、加算方向のアドレシングであれば（Ａ＋｜Ｃ｜）−Ｍ、減算方向のアドレシングであれば（Ａ−｜Ｃ｜）＋Ｍによって巡回アドレスを算出するとともに、加算器２８で算出した値を用いて巡回条件成立か否かを判定する。 - 特許庁

A sound signal input without missing fundamental processing is added to the sound signal for reproduction in an adder 13, and a sound signal component lower than 300 Hz is cut in a high-pass filter 16, and the sound signal is further added to a tone signal in an adder 12.例文帳に追加

ミッシング・ファンダメンタル処理無しに入力した音声信号と、再現用音声信号とは、加算器１３において加算され、ハイパス・フィルタ１６において３００Ｈｚ未満の音声信号成分をカットされ、さらに、加算器１２において、トーン信号と加算される。 - 特許庁

To provide a carry look ahead adder whose computation time is shortened by inputting a carry input Cin from a low-order digit group to the final stage of the carry look ahead adder and reducing the computational quantity after the carry input Cin.例文帳に追加

下位桁グループからの桁上げ入力Ｃｉｎの入力を桁上げ先見加算器の最終段に入力させ、桁上げ入力Ｃｉｎの入力以降の演算量を減少させ、演算時間をさらに高速化させた桁上げ先見加算器を提供する。 - 特許庁

Whispering voice data outputted from a whispering voice input part 10 and delayed voice data outputted from a delay device 12 are given to an adder 11, and the adder 11 adds these data to output the additional result.例文帳に追加

加算器１１へは、ささやき音声入力部１０から出力されるささやき音声データと、遅延器１２から出力される遅延した音声データとが与えられ、加算器１１は、それらささやき音声データと、遅延した音声データとを互いに加算して出力する。 - 特許庁

The first adder 17 multiplies the total current value by the load line impedance set value to operate the voltage drop value of a load line.例文帳に追加

第１乗算器１７は合計電流値と負荷線路インピーダンス設定値とを乗算して負荷線路の電圧降下値を演算する。 - 特許庁

The adder 105 performs addition processing in the number of division blocks and block size according to directions of an animation/still picture processing selector 106.例文帳に追加

積算部１０５は、動画／静止画処理切り換え部１０６の指示に応じた分割ブロック数及びブロックサイズで積算処理を行う。 - 特許庁

Also, a "reduced carrier initial value" of a ROM 21a and a correction value (reduced carrier initial value + reference voltage) are added thereto by an adder 25.例文帳に追加

また、加算器２５でＲＯＭ２１ａの「低減搬送波初期値」と（低減搬送波初期値＋基準電圧）の補正値が加算される。 - 特許庁

Also, in filter processing, by using carry-in of an adder before division, rounding off of a decimal point upon division is realized before division.例文帳に追加

また、フィルタ処理において、除算前の加算器のキャリーインを用いて、除算時の小数点の四捨五入を除算前に実現する。 - 特許庁

An adder 13 determines the duty d of a pulse signal to control transistors Q1 to Q4 by using the duty difference value Δd.例文帳に追加

加算部１３は、デューティ変化量Δｄを利用して、トランジスタＱ１〜Ｑ４を制御するためのパルス信号のデューティｄを決定する。 - 特許庁

An adder means 4 adds the musical signal of the enhanced band which is converted by the signal level conversion means 3, to the musical signal.例文帳に追加

加算手段４が、信号レベル変換手段３により変換された強調帯域の音楽信号を音楽信号に加算する。 - 特許庁

An adder 14 adds compensation data Eh to output data of the endless phase shifter 13 to output demodulated output data Dv.例文帳に追加

加算器１４は、無限移相器１３の出力データに補償データＥｈを加算して復調出力データＤｖを出力する。 - 特許庁

To provide a voice signal adder that prevents a superimposed echo signal and occurrence of howling without too much degrading presence and naturalness.例文帳に追加

臨場感や自然度をあまり落とさずにエコーの重畳やハウリングの発生を防止可能な音声信号加算装置を提供する。 - 特許庁

An adder 12 adds and synthesizes an input signal and a signal including the harmonic sound signal adjusted by the adjustment means 15.例文帳に追加

加算器１２は、入力信号とゲイン調整手段１５において調整された倍音信号を含む信号とを加算合成する。 - 特許庁