「adder」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

Further, an adder circuit 205, a register 206, a shift circuit 207, and a square circuit 208 calculate a square of the average of the pixel data Pk.例文帳に追加

また、加算回路２０５、レジスタ２０６、シフト回路２０７および自乗回路２０８によって、画素データＰｋの平均値の自乗が算出される。 - 特許庁

Modulation wave output 10 from an adder 9 is multiplied by the output local oscillation frequency signal of a local oscillator 7 by a multiplier 12.例文帳に追加

加算器９からの変調波出力１０と局部発振器７の出力局部発振周波信号とを乗算器１２にて乗算する。 - 特許庁

A coincidence circuit 23 compares an integer part in an output of a pixel counter 20 with an integer part in an output of the adder 21 and outputs '1' when they match.例文帳に追加

一致回路２３は、画素カウンタ２０の出力と加算器２１の出力の整数部分を比較し、一致したときに「１」を出力する。 - 特許庁

This system has at least one large integer unit 21 and each large integer unit has a multiplier 22, an adder 23 and a register 24.例文帳に追加

このシステムは少なくとも１つの大整数ユニット（２１）を備え、各大整数ユニットは乗算器（２２）、加算器（２３）、およびレジスタ（２４）を備える。 - 特許庁

The subtractor 61 output and the adder 53 output mθ+ψ are introduced to the phase adjustment part 49 and the amplitude adjustment part 57.例文帳に追加

この減算器６１出力及び加算器５３出力ｍθ＋ψは位相調整部４９及び振幅調整部５７に導入される。 - 特許庁

A scanning line current is detected by a detection resistor 1 and current detection data 8 are obtained by an adder/subtractor 5 and an A/Z converter 2.例文帳に追加

検出抵抗１により走査線電流を検出し、加減算器５とＡ／Ｄ変換器２により電流検出データ８が得られる。 - 特許庁

The adder circuit combines coherently the signal components introduced from the sound signals and combines incoherently noise signal components on the other hand.例文帳に追加

音声信号から導出された信号成分は、加算回路でコヒーレントに組み合わされ、一方雑音信号成分は、非コヒーレントに組み合わされる。 - 特許庁

An adder 22 subtracts the structural component from the received image signal, extracts an amplitude component and provides an output of the extracted amplitude component to a band separation section 23.例文帳に追加

加算器２２は、入力された画像信号より構造成分を減算し、振幅成分を抽出して帯域分離部２３に出力する。 - 特許庁

A transmission audio buffer of each of AV packet transmission sections 250-1-250-N stores audio data outputted from the audio data adder 240.例文帳に追加

音声加算装置２４０から出力された音声データは、各ＡＶパケット送信部２５０−１〜２５０−Ｎの送信音声バッファに格納される。 - 特許庁

A multiplier 71-1 receives an I signal, multiplies the signal with a coordinate s00I of a signal point and the product is outputted to an adder 72.例文帳に追加

受信されたＩ信号は、乗算器７１−１に入力され、信号点の座標値ｓ００_Iと乗算され、加算器７２に出力される。 - 特許庁

A signal added by the adder circuit 30 is output as a shake signal indicating a shake detected by the shake detecting sensor 14'.例文帳に追加

そして、振れ検出センサ１４′により検出された振動を示す振れ信号として加算回路３０により加算した信号を出力する。 - 特許庁

An anti-phase adder 102 inverts the polarity of a predetermined reception symbol, and adds the inverted reception symbol to the predetermined reception symbol.例文帳に追加

逆相加算部１０２は、予め定めた受信シンボルの極性を反転し、この反転した受信シンボルと所定の受信シンボルとを加算する。 - 特許庁

To reduce the circuit scale of the quotient/remainder discriminating part of retracting divider for high-order radix by determining a quotient by performing bit matching corresponding to the compared results of a three-input adder/subtracter, a three-input comparator and second and first comparators.例文帳に追加

商をｋビットずつ求める基数２^k の引き戻し法除算器において、商・剰余判定部の回路規模を削減する。 - 特許庁

Furthermore, an output of the adder 6 is amplified by an amplifier 10 and fed to an adaptive filter 12 through an analog/digital converter 11.例文帳に追加

また加算器６の出力はさらに増幅器１０にて増幅され、Ａ／Ｄ変換器１１を通じて適応フィルタ１２に入力される。 - 特許庁

In the three-input adder/subtracter 319, the new remainder Re is found by parallel performing the compound addition/subtraction of {R-(y+z)} with one time of carry propagation.例文帳に追加

このとき、３Ｂ＝（Ｂ＋２Ｂ）≦Ｒの比較において３入力比較器３１３を用い、（Ｂ＋２Ｂ）の加算を行わずして比較を実現する。 - 特許庁

Pulse generators 16a, 16b generate the pulse signal with a duty d determined by the PI processor 12 and the adder 13.例文帳に追加

パルス生成部１６ａ、１６ｂは、ＰＩ演算部１２および加算部１３により決定されたデューティｄを持ったパルス信号を生成する。 - 特許庁

An adder section 32 summates the signal with the high frequency band and the signal with the low frequency band, from which the noise is eliminated, to externally provide an output.例文帳に追加

加算部３２は、ノイズが除去された高域周波数帯の信号と低域周波数帯の信号とを加算して外部に出力する。 - 特許庁

Only when an addition/substraction control signal is high, a command analyzing portion 55 controls an adder 56 based on an input value setting signal from a DIO51A.例文帳に追加

命令解析部５５は、加減制御信号がhiである場合のみ、DIO５１Ａからの入力値設定信号に基づいて加算器５６を制御する。 - 特許庁

An adder 33 subtracts the predicted image data from the original image data, produces a residual component and outputs it to a residual component adaptive quantization section 34.例文帳に追加

加算器３３は、元画像データから予測画像データを減算し、残差成分を生成し残差成分適応量子化部３４に出力する。 - 特許庁

The detection output is supplied to a switch 13 as a control signal and is supplied to an adder 15 as a coding region display information.例文帳に追加

検出出力はスイッチ１３に制御信号として供給され、加算器１５に符号化領域表示情報として供給される。 - 特許庁

The adder 107 multiplexes the spread codes outputted from two spread code generators 105 and 106 and outputs the result to the correlator 108.例文帳に追加

加算器１０７は、２つの拡散コード発生器１０５、１０６から出力された拡散コードを多重し、相関器１０８に出力する。 - 特許庁

A current switching circuit 600, a current adder 610 and transition detectors 61 and 62 are fitted in a transmission circuit of a data transmission system.例文帳に追加

データ伝送システムの送信回路内に、カレントスイッチ回路６００、電流加算回路６１０、および遷移検出回路６１，６２を設ける。 - 特許庁

A spread code generator 105 generates a spread code corresponding to one received spread modulated signal and outputs the code to an adder 107.例文帳に追加

拡散コード発生器１０５は、受信された一方の拡散変調信号に対応する拡散コードを発生し、加算器１０７へ出力する。 - 特許庁

An adder 5 adds the likelihood for each radio frame calculated by a likelihood calculator 4, on the basis of the TTI combination patterns.例文帳に追加

加算器５は、尤度演算器４により算出された無線フレーム毎の尤度を、ＴＴＩ組み合わせパターンに基づいて、各パターン毎に加算する。 - 特許庁

An adder 1 adds a branch metric and accumulated branch metrics when a comparison signal is 0 and outputs the branch metric when the comparison signal is 1.例文帳に追加

加算器１１は、ブランチ・メトリックと、累積されたブランチ・メトリックとを、比較信号が０であれば加算し、１であればブランチ・メトリックを出力する。 - 特許庁

The array antenna assembly 100 comprises m_0 variable directivity antenna elements AN-m, a wireless receiver R-m, an adaptive controller C1, a multiplier W-m, and an adder p1.例文帳に追加

アレーアンテナ装置100は、m_0個の指向性可変アンテナ素子AN-m、無線受信機R-m、適応制御コントローラC1、乗算器W-m及び加算器p1とを備える。 - 特許庁

An adder (308) calculates a sum total of vectors output from the amplifiers (305-1 through 305-M), the amplifier (306) and the amplifier (307).例文帳に追加

加算器（３０８）は増幅器（３０５−１〜３０５−Ｍ）、増幅器（３０６）および増幅器（３０７）から出力されたベクトルの総和を計算する。 - 特許庁

An adder 2 inputs and adds a phase error signal 9 and a preset frequency signal 11, and then outputs the step data 12 for frequency control.例文帳に追加

加算器２は位相誤差信号９、プリセット周波数信号１１を入力加算して周波数制御用ステップデータ１２を出力する。 - 特許庁

Multipliers 5, 6, 7, 8 and an adder 9 calculate a complex-multiplying sum Y(t) of a receiving signal vector X(t) and a weight vector W(t).例文帳に追加

乗算器５，６，７，８および加算器９は、受信信号ベクトルＸ（ｔ）とウェイトベクトルＷ（ｔ）との複素乗算和Ｙ（ｔ）を算出する。 - 特許庁

Adders 12 and 13 add tilts 1 and 2 and the variation in the tilt for each field and the sum is fed to an adder 20 through a selector 16.例文帳に追加

傾き１，２及び傾きの変化分は加算器１２，１３によってフィールド毎に加算し、セレクタ１６から加算器２０に供給する。 - 特許庁

Then, an adaptive coefficient WV is read from the XV address, and input through a data interpolation means 39 to one end of an adder 9.例文帳に追加

そしてＸＶアドレスから適応係数ＷＶがリードされ、データ補間手段３９を通じて加算器９の−端子に入力される。 - 特許庁

A CPU restricts the correction process executed by the adder 56e after the quantity of light emitted to the imaging surface exceeds a criterion.例文帳に追加

ＣＰＵは、撮像面に照射される光量が基準を上回った後に加算器５６ｅによって実行される補正処理を制限する。 - 特許庁

Output of the adder 209 is converted into digital signals and inputted to a measurement signal detection circuit 2034 and a calibration detection circuit 2035.例文帳に追加

加算器２０９の出力は、デジタル信号に変換した後、計測信号検波回路２０３４と校正検波回路２０３５に入力される。 - 特許庁

The toque compensation quantity acquired by the torque compensation calculating part 14 is added to a torque command value generated by a velocity control part 4 by an adder 13.例文帳に追加

トルク補償演算部14で得られたトルク補償量は、加算器13において、速度制御部４にて生成されたトルク指令値に加算される。 - 特許庁

A 2nd adder circuit 30 receives other parts 32, 34 and 36 of the operands to be added together with corresponding carry-in inputs 68 and 70.例文帳に追加

第２加算器回路３０は、加算されるべきオペランドの別の部分３２，３４，３６を、対応するキャリーイン入力６８，７０とともに受け取る。 - 特許庁

An adder 323 generates the third random number acquisition signal by adding the signal of the DC waveform to a second random number acquisition signal.例文帳に追加

加算器３２３は、前記第２の乱数取得信号に直流波形の信号を付加することで第３の乱数取得信号を生成する。 - 特許庁

A current voltage converter 7 performs current voltage conversion of an output current from the adder 4 by using impedance 5 and a buffer amplifier 6.例文帳に追加

電流・電圧変換器７は、加算器４からの出力電流をインピーダンス５とバッファアンプ６を用いて電流・電圧変換を行う。 - 特許庁

A selector circuit 108 selects the CDS.AGC circuit 104 in the case of the field photographing, and selects the adder 107 in the case of the frame photographing.例文帳に追加

セレクタ回路１０８は、フィールド撮影時にはＣＤＳ・ＡＧＣ回路１０４を選択し、フレーム撮影時には加算器１０７を選択する。 - 特許庁

Signals from the device 2 and the generator 3 are added by an adder 4 and to be sent to an auxiliary controller 5 (driving unit).例文帳に追加

これらの定電圧電源装置２とパルス発生器３の信号は、加算器４により加算されて、副制御装置（駆動ユニット）５に送られる。 - 特許庁

Respective absolute value arithmetic means 1a to 1n generate the absolute values of inputs 1 to (n) and an adder 2 adds up the respective absolute values.例文帳に追加

各絶対値演算手段１ａ〜１ｎが入力１〜ｎのそれぞれの絶対値を生成し、加算器２によって各絶対値を総和する。 - 特許庁

An adder 6 adds the first demodulation signal Cb' to a delayed first demodulation signal Cb' to produce a first digital color difference signal Cb.例文帳に追加

加算器６は、第１復調信号Ｃｂ’と遅延した第１復調信号Ｃｂ’とを加算し、第１ディジタル色差信号Ｃｂを生成する。 - 特許庁

Thus, a single correlation detection filter 8 in matching with the output signal from the adder 7 detects the pilot tone signal 30.例文帳に追加

そのため、加算器７の出力信号に整合した単一の相関検出用フィルタ８により、パイロットトーン信号３０の検出を行う。 - 特許庁

Then, the reproduced signal and two or more delayed signals are multiplied by the group of coefficients by multiplication parts 104, and multiplication signals mux1 to mux5 are added by an adder.例文帳に追加

そして、乗算部１０４にて、再生信号及び複数の遅延信号に係数群を乗算し、乗算信号mux1〜mux5を加算器で加算する。 - 特許庁

The adder 20 adds the signals of the pixel under consideration and the signals from the overshooting suppression part 2 and outputs them as contour emphasis signals.例文帳に追加

加算器２０は、注目画素の信号と、オーバーシュート抑制部２からの信号を加算し、これを輪郭強調信号として出力する。 - 特許庁

An adder 26 outputs, to a control-purpose phase shifter 14, a signal formed by adding the correction signal to a signal from a phase control circuit 20.例文帳に追加

加算器２６は、位相制御回路２０からの信号に、この補正信号を加算した信号を制御用フェーズシフタ１４に出力する。 - 特許庁