「adder」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

A time division selector 13 outputs serially in time division an output of an LPF 7, an output of an HPF 9 and an output of an adder 11, a level control circuit 15 applies prescribed attenuation to each time division output, and an adder 17 sums digital audio signals via an attenuator 3 and a pre-stage hold circuit 5.例文帳に追加

時分割セレクタ１３は、ＬＰＦ７出力とＨＰＦ９出力と加算器１１出力を時分割にシリアル出力し、レベルコントロール回路１５は、各時分割出力に所定のアッテネーションを施し、加算器１７で減衰器３と前置ホールド回路５を経由したデジタルオーディオ信号を合成する。 - 特許庁

An error calculations section 309 calculates an error quantity on the basis of input pixel data and correction data from the RAM 308, stores the error quantity to an error memory 310, an error weight matrix multiplication adder section 311 applies weighting and summing to the error quantity stored in the error memory 310 and gives the processing result to an adder 301.例文帳に追加

誤差算出部３０９は入力画素データとＲＡＭ３０８からの補正データから誤差量を算出して誤差メモリ３１０に保持し、誤差ウエイトマトリクス乗算、加算部３１１は誤差メモリ３１０に保持された誤差量に対して重み付け及び加算を行ってその処理結果を加算器３０１へ送る。 - 特許庁

A digital camera is provided with an audio IC, an A/D converter, a memory, an adder, a system controller, and a switch 1 which changeovers operation modes of the audio IC, a switch 2 which changeovers read out data from the memory, and a switch 3 which changeovers output positions from the adder, and these switches are controlled by control signals from the system controller.例文帳に追加

オーディオＩＣとＡ／Ｄコンバータとメモリと加算器とシステムコントローラ、及びオーディオＩＣの動作モードを切り替えるスイッチ１とメモリからの読み出しデータを切り替えるスイッチ２と加算器からの出力先を切り替えるスイッチ３を有し、これらのスイッチはシステムコントローラのコントロール信号により制御される。 - 特許庁

A low order bit stored in registers R0 and X0 is added by an adder/subtracter ALU (arithmetic and logic unit), its result is stored in the register R0, and a carry is set in a C flag F1.例文帳に追加

レジスタＲ０，Ｘ０に格納された下位ビットが加減算器ＡＬＵで加算され、その結果がレジスタＲ０に格納され、桁上がりがＣフラグＦ１にセットされる。 - 特許庁

An image adjustment circuit 54 of an image processing apparatus 80 is provided with: a line memory 1, a delay circuit 2, filter calculation processing circuits 7 to 10, and an adder 15.例文帳に追加

画像処理装置８０の画質調整回路５４には、ラインメモリ部１、遅延回路部２、フィルタ演算処理回路７乃至１０、及び加算器１５が設けられる。 - 特許庁

Similarly, an adder 24 sums the value H-(l+4,kp,l+4) and the output of the bit shift circuit 22, and a bit shift circuit 26 shifts the obtained sum by one bit to obtain a value H-(l+3,kp,l+3).例文帳に追加

同様に、Ｈ~(ｌ＋４,ｋ_p,l+4)とビットシフト回路２２の出力を加算器２４で加算し、ビットシフト回路２６でビットシフトしてＨ~(ｌ＋３,ｋ_p,l+3)を得る。 - 特許庁

To provide a DDS device for outputting a signal with desired frequencies with high resolution without increasing the number of bits of a cumulative adder constituting the DDS.例文帳に追加

ＤＤＳを構成する累積加算器のビット数を増加することなく高分解能で希望する周波数の信号を出力可能にするＤＤＳ装置を提供する。 - 特許庁

An interpolation calculation part 61 is provided with a shift register constituted of a circuit 21, constant multipliers 22a to 22c and an adder 23 to execute interpolation processing by these circuits.例文帳に追加

補間計算部６１は、回路２１によって構成されるシフトレジスタ、定数乗算器２２ａ，２２ｂ，２２ｃ、加算回路２３を備え、これらによって補間処理を実行する。 - 特許庁

Since the phases of vocal components included in the L channel signal and the R channel signal are shifted, a vocal component of an added output from the adder 24 is attenuated.例文帳に追加

これによって、Ｌチャネル信号とＲチャネル信号に含まれるボーカル成分の位相がずらされるので、加算器２４の加算出力のボーカル成分が減衰される。 - 特許庁

The discharge lamp lighting device is provided with a driving circuit 20, a rectifying circuit 30, a trapezoidal wave generating circuit 40, an adder circuit 50, and a control circuit 60.例文帳に追加

放電灯点灯装置１０は、駆動回路２０と、整流回路３０と、台形波形発生回路４０と、加算回路５０と、制御回路６０とを備えている。 - 特許庁

These weight sensor 201 and the demonstration description starting switch 102 are connected to the input portion of an adder 106 and this output portion is connected to a main control portion 101.例文帳に追加

これら重量センサ２０１およびデモ解説開始スイッチ１０２は加算器１０６の入力部に接続され、この出力部は主制御部１０１に接続される。 - 特許庁

The desired value of speed is multiplied by a reverse dynamic characteristic P^-1(s) by a multiplier 39, and the calculated value is added to a control input by the adder 38.例文帳に追加

さらに速度の目標値に対して乗算器３９で逆動特性Ｐ^−１（ｓ）を乗算し、その演算値を加算器３８によって制御入力に加算する。 - 特許庁

When an image signal detection circuit 50 detects the occurrence of image interference based on the output of the adder 66, a control part shifts a first local oscillation frequency f_LO1.例文帳に追加

イメージ信号検出回路５０が、加算器６６の出力に基づいてイメージ混信の発生を検知すると制御部は第１局部発振周波数ｆ_ＬＯ１をずらす。 - 特許庁

Furthermore, multiplier circuits 20, 9 and an adder circuit 13 synthesize the synthesized image data between the base image data and the mixed image data with the base image data or single color image data.例文帳に追加

更に、乗算回路２０、９、加算回路１３により、ベース画像データとミックス画像データとの合成画像データと、ベース画像データ又は単色の画像データとを合成する。 - 特許庁

The processing part 28 converts ωo into ωC, regarding a signal which has been supplied from the multiplier 22 via an LPF 23 and outputs a signal obtained by the conversion to the adder 30.例文帳に追加

処理部２８は、乗算器２２から、ＬＰＦ２３を介して供給された信号について、ω_oをω_Cに変換し、その結果得られた信号を加算器３０に出力する。 - 特許庁

A multiplier unit 62 calculates the total of the convolutional sums calculated by the adder 60 and input signals x(n-m) to generate a predistortion signal y(n-m).例文帳に追加

乗算器６２は、加算器６０で演算された畳み込み和の総和と入力信号ｘ(ｎ−ｍ)との積を演算することで前置歪信号ｙ(ｎ−ｍ)を生成する。 - 特許庁

Moreover, jitter changing amounts outputted from a jitter changing amount memory 8 are added to fixed data by an adder 9, and the added value is obtained as the counting cyclic value of the address counter 3.例文帳に追加

さらに、ジッタ変化量メモリ８から出力されるジッタ変化量と固定データを加算器で９で加算し、この加算値をアドレスカウンタ３の計数周期値とした。 - 特許庁

An adder 34 adds ΔVf1 to the set feeding velocity Vfset of the optical fiber preform 12, and outputs the result as the feeding velocity Vf(t)of the optical fiber preform 12.例文帳に追加

加算器３４は、光ファイバ母材１２の設定供給速度ＶfsetにΔＶf1を加算し、その結果を光ファイバ母材１２の供給速度Ｖf(t)として出力する。 - 特許庁

The second operation part 5 calculates the coordinate of the loading point based on a measured signal by a displacement sensor mounted on the actuators Act1, Act2, and outputs the result to the adder 1.例文帳に追加

第２の演算部５は、アクチュエータAct１及びAct２に取り付けられた変位センサによる計測信号に基づいて載荷点の座標を算出し、加算器１に出力する。 - 特許庁

The speed compensating duty C1 and the temperature compensating duty C2 are added by an adder 77, and addition result is output as a driving signal to a variable displacement mechanism 30.例文帳に追加

速度補償デューティーＣ１と温度補償デューティーＣ２とを加算器７７で加算して、その結果を駆動信号として容量可変機構３０に出力する。 - 特許庁

The phase adjustment part 49 calculates the phase adjustment value ψ on the basis of integration of differential values of subtractor 61 outputs sampled every π/2 of adder 53 outputs.例文帳に追加

位相調整部４９は加算器５３出力のπ／２毎にサンプリングされる減算器６１出力の微分値の積算に基づいて位相調整値ψを演算する。 - 特許庁

The adder 30 adds the signal outputted from the multiplier 26 and a polarity-inverted convergence target signal -R and inputs a result to the weight coefficient calculator 28.例文帳に追加

加算部３０は乗算部２６が出力する信号と、極性が反転された収束目標信号−Ｒとを加算し、ウェイト係数算出部２８に入力する。 - 特許庁

The photodetector includes a plurality of photodiodes PD1_A, PD1_B, PD1_C and PD1_D, a signal adder 13, and a plurality of current detectors 12A-12D.例文帳に追加

この光検出装置は、複数のフォトダイオードＰＤ１_A，ＰＤ１_B，ＰＤ１_C，ＰＤ１_Dと、信号加算器１３と、複数の電流検出器１２Ａ〜１２Ｄとを有している。 - 特許庁

An adder AD adds a result of the multiplier MU0 and a result of the multiplier MU1 in each the corresponding position, and outputs it as output image data.例文帳に追加

加算器ＡＤは、乗算器ＭＵ０の乗算結果と乗算器ＭＵ１の乗算結果とを対応する位置毎に加算し、出力画像データとして出力する。 - 特許庁

The FIR filter 52a and cascade connection of the FIR filters 75 and 60a are respectively interposed between the digital input point 22 and the ± input point of an adder 63.例文帳に追加

デジタル入力点２２と加算器６３の±入力点との間にＦＩＲフィルタ５２ａと、ＦＩＲフィルタ７５，６０ａとの縦続接続とをそれぞれ介在させる。 - 特許庁

The signal from the decoder circuit 4 is fed to an adder 12 which is a summing means through an amplifier 11 acting as a 1st weight circuit with a coefficient of, e.g. 0.5.例文帳に追加

このデコーダ回路４からの信号が例えば係数０．５の第１の加重回路となるアンプ１１を通じて加算手段となる加算器１２に供給される。 - 特許庁

A summing signal from the adder 12 is extracted at an output terminal 13 and fed to a frame memory 14, acting as a 1-frame storage means.例文帳に追加

さらにこの加算器１２からの加算信号が出力端子１３に取り出されると共に、例えば１フレームの記憶手段となるフレームメモリー１４に供給される。 - 特許庁

Then, the circuit configuration of the carry-over storage adders at each stage following the initial stage is determined successively according to the number of signals inputted from the carry-over storage adder at the previous stage.例文帳に追加

次いで、初段に続く各段の桁上げ保存加算器の回路構成が、前段の桁上げ保存加算器から入力される信号数に応じて順に決定される。 - 特許庁

The motion compensation section 16 shifts the regular decode image of a reference frame stored in an image memory 19 by the calculated motion vector and outputs the result to an adder 16.例文帳に追加

動き補償部１６は、画像メモリ１９が記憶する参照フレームの正規復号画像を、この演算した動きベクトル分だけ移動させて、加算器１８に出力する。 - 特許庁

When an adder circuit 4 adds the turn sound analog signal to the alarm sound pulse signals and outputs the result to the speaker, the speaker outputs a turn sound and alarm sound at the same time.例文帳に追加

加算回路４が、上記ターン音用アナログ信号とアラーム音用パルス信号とを加算して、スピーカに出力すると、スピーカがターン音とアラーム音とを同時に出力する。 - 特許庁

An orthogonal modulator 30 of an RFIC 10 (a communication apparatus) includes first and second mixers 34 and 35, an adder 36, and first and second switches SW1 and SW2.例文帳に追加

ＲＦＩＣ１０（通信装置）の直交変調部３０は、第１および第２の混合器３４，３５と、加算器３６と、第１および第２のスイッチＳＷ１，ＳＷ２とを含む。 - 特許庁

To provide a frequency conversion circuit for an IQ signal that eliminates a spurious signal by increasing synchronization accuracy using a multiplier, an adder, and a DDS.例文帳に追加

本発明の課題は、乗算器、加算器とＤＤＳを用いて、同調精度を高めてスプリアスを除去するデジタルＩＱ信号の周波数変換回路を提供することにある。 - 特許庁

A coupling loop interference canceler is provided with a cancel signal generating part 10 for generating a cancel signal from OFDM signals, and an adder 8 for adding the cancel signal to a reception signal.例文帳に追加

回り込みキャンセラは、ＯＦＤＭ信号からキャンセル信号を生成するキャンセル信号生成部１０と、受信信号にキャンセル信号を加算する加算器８とを備える。 - 特許庁

The voltage adder circuit 50 includes two operational amplifiers OP1, OP2 and resistors ra, rb inserted between the output terminals OUT of the operational amplifiers OP1, OP2.例文帳に追加

電圧加算回路５０は、２つのオペアンプＯＰ１およびＯＰ２と、オペアンプＯＰ１およびＯＰ２の出力端ＯＵＴ間に介挿された抵抗ｒａおよびｒｂとを有する。 - 特許庁

In an imaging apparatus, a composite low-frequency cutoff filter 104 includes a first low-frequency cutoff filter 104, a second low-frequency cutoff filter 104b, and an adder-subtractor 120.例文帳に追加

撮像装置において、複合低域遮断フィルタ１０４は、第一の低域遮断フィルタ１０４ａと、第二の低域遮断フィルタ１０４ｂと、加減算器１２０とを備える。 - 特許庁

An adder 120 adds an output Q signal of the first image eliminating filter 117 with an output Q signal of the second image eliminating filter 118.例文帳に追加

加算器１２０は、第１のイメージ除去フィルタ１１７の出力信号であるＱ信号と第２のイメージ除去フィルタ１１８の出力信号であるＱ信号とを加算する。 - 特許庁

An adder 119 adds an output I signal of a first image eliminating filter 117 with an output I signal of a second image eliminating filter 118.例文帳に追加

加算器１１９は、第１のイメージ除去フィルタ１１７の出力信号であるＩ信号と第２のイメージ除去フィルタ１１８の出力信号であるＩ信号とを加算する。 - 特許庁

The adder 12 restores the output edge signal of the head 1 by adding the restored direct current component and the output signal of the analog/digital converter 7.例文帳に追加

加算器１２は、復元された直流成分とアナログ／ディジタル変換器７の出力信号とを加算処理することにより、ヘッド１の出力端信号を復元する。 - 特許庁

An adder 22 adds together the output signal from the hole sensor 14 and an offset voltage held in a PID arithmetic circuit filter arithmetic circuit 25 through a DAC 26.例文帳に追加

加算器２２では、ホールセンサ１４からの出力信号と、ＤＡＣ２６を介してＰＩＤ演算回路・フィルタ演算回路２５に保持されているオフセット電圧とが加算される。 - 特許庁

The eight measurement data are added up by four elements each on the cathode and anode sides by an adder 36 after they are amplified and digitized by an amplifier 11 and A/D converter 12.例文帳に追加

8個の計測データは増幅器11、Ａ／Ｄ変換器12にて増幅、デジタル化された後、加算器36にて計測データを陰極側及び陽極側の素子4個分ずつ加算する。 - 特許庁

Also, an adder 4 adds the reception signal set to the reverse-phase from the filter 9 to the transmission data from the line 2 and suppresses an induction noise component.例文帳に追加

また、加算器４が伝送路２からの伝送データに適応型フィルタ９からの逆位相に設定した受信信号を加算して誘導雑音成分を抑圧する。 - 特許庁

The I signal and the Q signal input from an input terminal T1 and an input terminal T2, respectively, are added by an adder 21 and are attenuated to 1/X times by an attenuator 22.例文帳に追加

入力端子Ｔ１と入力端子Ｔ２からそれぞれ入力されたＩ信号とＱ信号は、加算器２１で加算され、アッテネータ２２で１／Ｘ倍に減衰される。 - 特許庁

In an adder, after the compound basic depth model and the R signal of the non-solid image are compounded, scaling is performed again and a final depth signal is formed.例文帳に追加

加算器において、合成した基本奥行きモデルと非立体画像のＲ信号とを重畳した後、再びスケーリングして最終的な奥行き信号を生成する。 - 特許庁

The adder 134 adds the difference data DF read from the storage table to the pixel data to obtain the pixel data y at the interested position on the image signal Vb.例文帳に追加

加算部１３４は、この画素データｘに、蓄積テーブルより読み出される差分データＤＦを加算し、画像信号Ｖｂにおける注目位置の画素データｙを得る。 - 特許庁

An adder AD adds a multiplied result of the multiplier MU0 and a multiplied result of the multiplier MU1 at every corresponding position respectively to be output as output image data.例文帳に追加

加算器ＡＤは、乗算器ＭＵ０の乗算結果と乗算器ＭＵ１の乗算結果とを、それぞれ対応する位置毎に加算し、出力画像データとして出力する。 - 特許庁