「adder」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

A first analog signal from a first calibration frequency generator 210 and a second analog signal from a second calibration frequency generator 212 are added by an analog adder 214.例文帳に追加

第１校正周波数発生器２１０からの第１アナログ信号と第２校正周波数発生器２１２からの第２アナログ信号とをアナログ加算器２１４により加算する。 - 特許庁

To provide a CMOS adder corresponding to sign digit numbers whose manufacturing can be realized by an inexpensive and normal CMOS process, and whose low power consumption can be realized.例文帳に追加

廉価な通常のＣＭＯＳプロセスで製造でき且つ低消費電力性を実現可能としたサインデジット数に対応するＣＭＯＳ加算器を提供すること。 - 特許庁

Four sets of the base band digital complex signals are given to a weight factor arithmetic unit 70, wherein the base band digital complex signals are subjected to complex correlation arithmetic operations with an output of an adder 80.例文帳に追加

４組のベースバンド帯域のデジタル複素信号は、重み係数演算器７０に入力され、各々加算器８０の出力との複素相関演算が行われる。 - 特許庁

The control unit 140 sets an output to which y_p^2 stored in the storage unit 110, x_p, and -b are inputted in random order into an adder unit 120 to be output x_p^3.例文帳に追加

制御部１４０は、加算部１２０に記憶部１１０に格納したｙ_ｐ^２とｘ_ｐと−ｂとを順不同で入力した出力をｘ_ｐ^３とする。 - 特許庁

To provide a summation calculation method for calculating the summation of a plurality of numbers of N bit width by an N-bit width register and an N-bit width adder having versatility.例文帳に追加

汎用性を有するＮビット幅のレジスタとＮビット幅の加算器とでＮビット幅の複数の数の総和計算が可能な総和計算方法を提供する。 - 特許庁

The game machine comprises a sound signal output device 201, a plurality of signal buses 202, a switch 203, a plurality of attenuators 204, an adder 205, and a speaker 29.例文帳に追加

遊技機は、音信号出力装置２０１と複数の信号バス２０２と切替スイッチ２０３と複数の減衰器２０４と加算器２０５とスピーカー２９とを有している。 - 特許庁

The amplitude adjustment part 57 calculates the gain G on the basis of integration of differences between averages of sample values in 0 and π and time integral average values in 0-π of the adder 53 outputs.例文帳に追加

振幅調整部５７は加算器５３出力の0, πにおけるサンプル値平均と0〜πにおける時間積分平均値との差の積算に基づいてゲインＧを演算する。 - 特許庁

The generated harmonic overtones and the inputted signal via a delay device 3 are outputted to the outside via a high-pass filter 8 after being added together by an adder 7b.例文帳に追加

生成された倍音と遅延器３を介した入力信号は、加算器７ｂにより加算された後、高域通過フィルタ８を介して外部へ出力される。 - 特許庁

Input signals are added and outputted as addition complex by each adder 14 of the TAP_N-1-TAP_1 employing Wallace-Tree structure until the dyadic addition is completed.例文帳に追加

タップＴＡＰ_Ｎ−１〜ＴＡＰ_１の各加算部１４は、Wallace Tree構成が用いられており、入力信号を加算の複合体として２項加算となるまで加算して出力する。 - 特許庁

An adder 9 sums an output g of the first AND gate and an output h of the second AND gate and provides an output of the result externally as a phase difference signal i.例文帳に追加

加算器９は第１のＡＮＤゲートの出力ｇと第２のＡＮＤゲートの出力ｈを加算して位相差信号ｉとして外部へ出力する。 - 特許庁

A nonlinear smoothing processing section 21 applies nonlinear smoothing to a received image signal, extracts a structural component of the image signal and provides an output of the result to an adder 26.例文帳に追加

非線形平滑化処理部２１は、入力された画像信号を非線形平滑化し、画像信号の構造成分を抽出し、加算器２６に出力する。 - 特許庁

On the other hand, when a RDI detection section 23b detects the RDI bit from the transmission signal circulated through a transmission path 4b, the section 23b gives the detection signal to an adder section 24b.例文帳に追加

一方、ＲＤＩ検出部２３ｂは、送信パス４ｂの信号中からＲＤＩビットを検出すると、検出信号を加算部２４ｂに供給する。 - 特許庁

A matched filter 5 uses a prescribed synchronization spread code to apply inverse spread processing to the received signal obtained, by summing the two systems of the received signals by this adder 9.例文帳に追加

この加算器９で２系統の受信信号を加算して得られた受信信号を、マッチドフィルタ５にて所定の同期用拡散符号によって逆拡散する。 - 特許庁

An adder unit 38 conducts subtraction processing in order to obtain an error signal 84 between the outputted signal from the filter unit 32 and a signal determined at the determination unit 36.例文帳に追加

加算部３８は、フィルタ部３２から出力された信号と判定部３６で判定された信号間の誤差信号８４を取得するために、減算処理を行う。 - 特許庁

A calibrator 181 consisting of adder 108, delay circuit 110 and amplifier 109 are provided so as to perform a feedback function for a decision circuit 104 in a base station 101.例文帳に追加

基地局１０１の判定器１０４に対してフィードバック機能をもたせるため、加算器１０８と遅延回路１１０と増幅器１０９からなる補正部１８１を設ける。 - 特許庁

To provide a solid-state imaging apparatus capable of obtaining a high sensitivity by an adder circuit and a wide dynamic range by suppressing signal summation from being disabled at a high illuminance.例文帳に追加

加算回路により高感度が得られ、かつ高照度時に信号加算が不能となることが抑制されて広いダイナミックレンジが得られる固体撮像装置を提供する。 - 特許庁

A film particle image 89 subjected to intensity adjustment is added to the area with (16×16) pixels of the decoding image information 42 per pixel by an adder 85.例文帳に追加

強度調整がされたフィルム粒子画像８９が加算器８５にて復号画像情報４２の（１６×１６）画素の領域に対して画素単位で加算される。 - 特許庁

An adder 18 adds a signal S6 supplied from a delay circuit 17, the signal S2 output by the HPF 13, and the signal S5 output by the LPF 16 together.例文帳に追加

加算器１８は、遅延回路１７から供給された信号Ｓ６と、ＨＰＦ１３が出力した信号Ｓ２と、ＬＰＦ１６が出力した信号Ｓ５と、を加算する。 - 特許庁

For the purpose, an adder 93 adds the audio signal GR and audio signal GRL together to cancel the audio signal C included in the audio signal GR.例文帳に追加

そのため、加算器９３でオーディオ信号ＧＲとオーディオ信号ＧＲＬを加算することで、オーディオ信号ＧＲに含まれるオーディオ信号Ｃを打ち消すことができる。 - 特許庁

Similarly, an adder 94 adds the audio signal GL and audio signal GRL together to cancel the audio signal C included in the audio signal GL.例文帳に追加

同様に、加算器９４でオーディオ信号ＧＬとオーディオ信号ＧＲＬを加算することで、オーディオ信号ＧＬに含まれるオーディオ信号Ｃを打ち消すことができる。 - 特許庁

Since an offset value is inputted from an offset buffer 3 to the adder 4, a value inputted to the adding buffer 10 becomes a value adding the offset value to the parameter value.例文帳に追加

加算器４にはオフセットバッファ３からオフセット値が入力されているため、加算バッファ１０に入力される値はパラメータ値にオフセット値が加算された値となる。 - 特許庁

In an adder 40, the texture component T2 is added to the structure component S2 to produce a luminance signal YOUT in which expansion of an amplitude is suppressed relatively to the luminance signal YIN.例文帳に追加

加算器４０にてテクスチャー成分Ｔ２がストラクチャー成分Ｓ２に加算され、輝度信号Ｙ_INに対し振幅の拡大が抑えられた輝度信号Ｙ_OUT が生成される。 - 特許庁

Also, a normal read pointer RP2 reads out the input signals inputted to the delay line 23 in the same order as the input order, and delay-outputs it to an adder 22.例文帳に追加

また、ノーマルリードポインタＲＰ２は、ディレイライン２３に入力された入力信号をその入力順序と同順に読み出して、乗算器２２に遅延出力する。 - 特許庁

An adder 9 subtracts a resultant harmonic composite signal (estimated value of the harmonic component) from the output signal of the band pass filter 3 via a phase shifter 21.例文帳に追加

合成後の高調波合成信号（高調波成分の推定値）は、移相器２１を介して加算器９で、送信バンドパスフィルタ３の出力信号から差し引かれる。 - 特許庁

An adder 5 adds the signal on the level proportional to the DC offset to an input signal INO to make an input signal IN to an Lch pulse width modulator/amplifier part 1.例文帳に追加

加算器５は、このＤＣオフセットに比例したレベルの信号と入力信号ＩＮ０を加算して、Ｌｃｈパルス幅変調増幅部１への入力信号ＩＮとする。 - 特許庁

In an i-th antenna system #i, a signal output from a phase synchronizing circuit 2-i is input to an equalizer circuit composed of an adder 5-i and an adaptive filter 6-i.例文帳に追加

ｉ番目のアンテナ系＃ｉにおいて、位相同期回路２−ｉを出た信号は加算器５−ｉと適応フィルタ６−ｉとからなる等化回路に入力される。 - 特許庁

The variable length code index search device of this invention is provided with an FIFO circuit 1, a 1st shifter 2, a 2nd shifter 3, a first register circuit 4, a code length table 5, an adder 6 and a second register circuit 7.例文帳に追加

本発明は、FIFO回路１と、第１シフタ２と、第２シフタ３と、第１レジスタ回路４と、符号長テーブル５と、加算器６と、第２レジスタ回路７とを備えている。 - 特許庁

Then a motion compensation unit 110 performs a motion compensation by using the decoded P picture and the motion vector component, and an image adder 106 generates decoded image data.例文帳に追加

そして、復号されたＰピクチャと動きベクトル成分とを用いて動き補償器１１０で動き補償を行い、画像加算器１０６で復号画像データを生成する。 - 特許庁

Next, in multiplication circuits 58A and 58B and an adder circuit 60, the OSD data and the main image data are added according to the superposition coefficient and the display data is created.例文帳に追加

次に、乗算回路５８Ａ及び５８Ｂ及び加算回路６０において、ＯＳＤデータと主画像データが重ね合わせ係数に応じて加算され、表示データが生成される。 - 特許庁

A reception circuit 2 converts a signal received by each antenna (branch) 1 into a base band signal and a complex multiplier section 100 and a complex adder section 15 synthesizes the base band signals.例文帳に追加

各アンテナ（ブランチ）１で受信された信号は受信回路２によりベースバンド信号へ変換され、複素乗算部１００および複素加算部１５により合成される。 - 特許庁

The power amplifier 106 applies amplification processing to the input signal subjected to the pre-distortion via the multiplier 103 and the adder 119 to provide an output of the result.例文帳に追加

電力増幅器１０６は、乗算器１０３および加算器１１９を介して予歪みを与えられた入力信号に対し増幅処理を施し出力する。 - 特許庁

The hardware comprises a systolic module, a tree- like adder, at least one tree-like comparator, a control means, and at least one storage medium.例文帳に追加

ハードウェアは、シストリック・モジュールと、ツリー加算器と、少なくとも１つ以上のツリーコンパレータと、制御手段と、少なくとも１つ以上の記憶媒体とによって構成される。 - 特許庁

According to the magnitude of a signal corresponding to the amount of reflected light from the image-forming position, either the subtracter 12 or 15 or the adder 13 or 16 is selected.例文帳に追加

前記結像位置からの反射光量に応じた信号の大きさに基づいて前記減算器１２又は１５、加算器１３又は１６のいずれかを選択する。 - 特許庁

Number of pixel data is delivered from the number of pixel count LUT 11 to an adder 12 where the inputted number of pixels is added to the count of a count register 13 thus updating the count of the count register 13.例文帳に追加

画素数カウントＬＵＴ１１で出力の画素数データを加算器１２に送り、入力画素数とカウントレジスタ１３の値を加算、カウントレジスタ１３の値を更新する。 - 特許庁

The adder adds the output of a sawtooth wave generating circuit 72 to the value detected by a current sensor, and outputs the signal to the nonreversed input terminal of a comparator 90 for inhibition processing.例文帳に追加

加算器では、電流センサの検出値に、鋸波生成回路７２の出力を加算して、禁止処理用コンパレータ９０の非反転入力端子に出力する。 - 特許庁

This converter is equipped with a digital filter 11, an attenuator 12, limiters 13 and 14, an adder 15, a counter 16, a ΔΣ modulator 17, and a waveform-shaping circuit 18.例文帳に追加

デジタルフィルタ１１、減衰器１２、リミッタ１３および１４、加算器１５、カウンタ１６、ΔΣ変調器１７、波形整形回路１８を具備して構成されている。 - 特許庁

An adder part 4 generates the memory access address of a request for every vector element by adding a leading element address sent from a vector arithmetic part 1 and a distance between elements.例文帳に追加

アダー部４は、ベクトル演算部１から送られてくる先頭要素アドレスと要素間距離との加算によってベクトル要素毎のリクエストのメモリアクセスアドレスを生成する。 - 特許庁

The output of the adder 3 is outputted to a subtractor 5, and the subtractor 5 subtracts the output of the FiFo memory 2 switched in a switching device 4 from the output after addition.例文帳に追加

加算器３の出力は減算器５に出力され、減算器５は、加算後の出力から切り換え器４で切り換えられたＦｉＦｏメモリ２の出力を減算する。 - 特許庁

Adder sections 104 sums signals outputted from the multipliers 103, each of transmission wireless sections 105 applies wireless transmission processing to each of the sums, and antennas 106 transmit the processed signals.例文帳に追加

乗算器１０３から出力された信号は、加算部１０４で加算され、送信無線部１０５で無線送信処理を施され、アンテナ１０６を介して送信される。 - 特許庁

The frequency error limited by the numerical control part 13 is integrated for each symbol by an integrator 14 and subtracted from the original base band phase signal by an adder 15.例文帳に追加

数値制限部１３により制限された周波数誤差は、積分器１４において１シンボル毎に積分され、加算器１５により、元のベースバンド位相信号から減算される。 - 特許庁

A reverse read pointer RP1 reads out input signals inputted to a delay line 23 in the reverse order of the input order, and delay-outputs it to an adder 21b.例文帳に追加

リバースリードポインタＲＰ１は、ディレイライン２３に入力された入力信号をその入力順序と逆順に読み出して、加算器２１ｂに遅延出力する。 - 特許庁

An adder 16 adds a high-speed sweep wave from a disturbance signal generation part 15 to the torque command from a torque filter part 14 as torque disturbance to generate a new torque signal.例文帳に追加

加算器１６はトルクフィルタ部１４からのトルク指令に外乱信号発生部１５からの高速掃引波をトルク外乱として加算し新たなトルク指令とする。 - 特許庁

A multiplier 23 multiplies the read-out waveform data by an envelope signal, and an adder 25 adds noise to the waveform data for generating the voiceless sound formant.例文帳に追加

読み出された波形データは乗算器２３においてエンベロープ信号が乗算され、無声音フォルマントを形成する波形データには加算器２５においてノイズが加算される。 - 特許庁

A mantissa part adder 8 inputs N1 and N2 being the outputs of a multiplication array 3 and Q being the output of the small multiplying circuit 4, and adds them.例文帳に追加

仮数部加算器８は、乗算アレイ３の出力であるＮ１およびＮ２ならびに小乗算回路４の出力であるＱを入力としてそれらを加算する。 - 特許庁

The stamp image adder 104 adds the stamp image by placing it near the specific image identified by the specific image identifier 111, or by replacing the specific image.例文帳に追加

そしてスタンプ画像付加部１０４は、特定画像認識部１１１が認識した特定画像の近傍に、もしくは特定画像に置換してスタンプ画像を付加する。 - 特許庁