「adder」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

This arithmetic processor is provided with two single precision multipliers 101 and 102, two double precision adder/subtracters 103 and 104, one shifter 105 for digit matching, a register file 106 and a latch 116 for accumulation.例文帳に追加

２個の単精度乗算器１０１，１０２と、２個の倍精度加減算器１０３，１０４と、桁合わせのための１個のシフタ１０５と、累算のためのレジスタファイル１０６及びラッチ１１６とを設ける。 - 特許庁

An adder 48 adds the pulse electric signal from the driving circuit 44 to the bias current from the bias current generating circuit 46 and applies an addition result as a driving signal to the laser diode 50.例文帳に追加

加算器４８は、バイアス電流発生回路４６からのバイアス電流に、駆動回路４４からのパルス電気信号を加算し、その加算結果を駆動信号としてレーザダイオード５０に印加する。 - 特許庁

The image signal filled with the marker is Fourier inverted by a Fourier inverter 38, spectrally reversely diffused by a multiplier 39, a DC component is added by an adder 40, and output.例文帳に追加

不可視マーカが埋め込まれた画像信号は、フーリエ逆変換器３８でフーリエ逆変換され、乗算器３９でスペクトル逆拡散され、加算器４０で直流成分が加算されて出力される。 - 特許庁

The output of a synchronous wave detecting circuit 100 is integrated for n-times by an adder 21 and a resistor 23, and the output of the synchronous wave detecting circuit 100 for n-times is stored in a RAM 20.例文帳に追加

同期検波回路１００の出力が加算器２１およびレジスタ２３によりｍ回分積算されと共に、同期検波回路１００の出力がｍ回分、ＲＡＭ２０に格納される。 - 特許庁

A signal adder circuit 40 forms an addition signal S46 by adding the waveform data S31 to S34 from the waveform memories 31 to 34 and a sound producing device 5 produces the sounds meeting the addition signal S46.例文帳に追加

信号加算回路４０は、波形メモリ３１〜３４からの波形データＳ３１〜Ｓ３４を加算して加算信号Ｓ４６を生成し、発音装置５は加算信号Ｓ４６に応じた音を発する。 - 特許庁

An adder 56e corrects effective images corresponding to the effective pixel area out of the images output from the image sensor by referring to the light leakage correction data created by the correction data creation circuit 56a.例文帳に追加

加算器５６ｅは、イメージセンサから出力された画像のうち有効画素エリアに対応する有効画像を、補正データ作成回路５６ａによって作成された漏光補正データを参照して補正する。 - 特許庁

A multiplier 122 multiplies a filter coefficient a1 with an output signal of the delay unit 111 at a succeeding clock and an adder 131 adds the result of multiplication with an output signal of the delay unit 112.例文帳に追加

次のクロックでは、乗算器１２２が遅延器１１１の出力信号にフィルタ係数ａ１を乗じ、その乗算結果と遅延器１１２の出力信号とが加算器１３１により加算される。 - 特許庁

A digital adder 5 digitally sums data Dn being an output of the circuit 2 and parallel data dn converted by a reception circuit 1 and convert the sum into analog data.例文帳に追加

該データＤｎと、入力端子Ａから入力され、受信回路１により変換されたパラレルデータｄｎとは、デジタル加算器５によってそのままデジタル加算された後、デジタル−アナログ変換されて出力される。 - 特許庁

A heating frequency adder 32 cumulatively adds the heating coefficients to the heating frequency of the arithmetic blocks stored in an arithmetic block heating frequency register 22 according to the advance of the scheduled instructions.例文帳に追加

発熱度数加算器３２は、スケジュールされた命令の進行に合わせて、演算ブロック発熱度数レジスタ２２に保持されている該当する演算ブロックの発熱度数に発熱係数を累積加算する。 - 特許庁

Then the output obtained from a differentiation circuit 10 is added to the inverted output that is delayed compared with the obtained output to obtain a pair of outputs showing the said changing part from an adder circuit 6.例文帳に追加

さらに、微分回路１０から得られた出力とその出力に比較して遅延し反転した出力とを加算することにより、該変化部分を示す一対の出力を加算回路６から得る。 - 特許庁

Two spectrum Doppler processors 18 and 20 are juxtaposed, and two spectrum signals are added by an adder 22 to generate a composite spectrum signal, and a Doppler image is formed based on the composite spectrum signal.例文帳に追加

２つのスペクトルドプラ処理器１８，２０が並列的に設けられ、２つのスペクトル信号が加算器２２で加算されて合成スペクトル信号が生成され、それに基づきドプラ画像が形成される。 - 特許庁

The audio signal LS, RS from the adder circuits 9, 10 are signals summing the delayed signal FC-LC and FC-RS to the audio signals FC-LS and FC-RS.例文帳に追加

加算回路の９及び１０からのオーディオ信号ＬＳ及びＲＳは、入力オーディオ信号ＦＣ−ＬＳ及びＦＣ−ＲＳに、遅延された信号ＦＣ−ＬＣ及びＦＣ−ＲＳが加わった信号となる。 - 特許庁

The impedance detection apparatus comprises an impedance detection section 1 for receiving an AC signal V_in from an AC signal generation section 2 for detecting the impedance to be detected, and an adder circuit 5.例文帳に追加

インピーダンス検出装置は、被検出インピーダンスのインピーダンスを検出するために交流信号発生部２からの交流信号Ｖ_inを受け取るインピーダンス検出部１と加算回路５とを備える。 - 特許庁

In performing intra-picture encoding processing on the other hand, the control part 100 controls the switching of the switch 103, so that an output from an intra-picture prediction part 113 is output to the subtractor 102 and the adder 108.例文帳に追加

一方、画面内符号化処理を行う場合、制御部１００がスイッチ１０３を切換制御し、画面内予測部１１３の出力が減算器１０２および加算器１０８に出力される。 - 特許庁

Address information is taken in an address information register 31, and address information to which '1' is added is taken in a last address information register 33 from this address information register 31 through an adder circuit 32.例文帳に追加

アドレス情報レジスタ３１にアドレス情報を取り込み、このアドレス情報レジスタ３１から加算回路３２を通して、「１」が加算されたアドレス情報を最終アドレス情報レジスタ３３に取り込む。 - 特許庁

The over-sampling processing circuit is configured with a multiplier section 1, 4 data latch sections 2-1-2-4, 4 data selectors 3-1-3-4, an adder section 4, and 2 integration circuits 5-1, 5-2.例文帳に追加

オーバーサンプリング処理回路は、乗算部１、４つのデータ保持部２−１〜２−４、４つのデータセレクタ３−１〜３−４、加算部４、２つの積分回路５−１、５−２を含んで構成されている。 - 特許庁

A prediction region acquisition unit 204, a weighting unit 205, and an adder 206 generate a candidate prediction signal and process it by using the predetermined synthesis method so as to generate a prediction signal.例文帳に追加

予測領域取得器２０４、重み付け器２０５および加算器２０６は、候補予測信号を生成し、予め定めた合成方法を用いて加工することによって予測信号を生成する。 - 特許庁

When the delay time of a delayed clock outputted from the delay circuit 8 is almost coincident with a summed processing time of the adder 1, the count by the counter 7 is stopped and the delay clock at that time is finally selected.例文帳に追加

遅延回路８から出力された遅延クロックの遅延時間とアダー１の加算処理時間とが略一致すると、カウンタ７の計測を停止させ、このときの遅延クロックが最終的に選択される。 - 特許庁

A noise signal ND is added to the digitized reception signal by a logical adder 18, and processed by an orthogonal converting and demodulating part 19 and an inverse diffusion signal processing part 20, and outputted.例文帳に追加

デジタル化された受信信号に、論理加算器１８で雑音信号Ｎ_Dを加算して、直交変換復調部１９および逆拡散信号処理部２０で処理を行った後、出力する。 - 特許庁

A filter unit 46 uses a partial response obtained from a discrimination value of a Viterbi detector 43 to obtain nonlinear distortion included in a received reproduction signal and provides it to an adder unit 42.例文帳に追加

フィルタ部４６は、ビタビ検出器４３の判定値より求められたパーシャルレスポンスの応答を用いて、入力された再生信号に含まれる非線形歪を求め、加算部４２に供給する。 - 特許庁

Then, the privilege data of a discount amount and service points, etc., are calculated on the basis of a cumulative value by the adder in response to the operation input of a present total key and the calculated privilege data are imparted to a pertinent customer.例文帳に追加

そして、現計キーの操作入力に応動して加算器による累計値をもとに値引額やサービスポイント等の特典データを算出し、この算出された特典データを該当する客に付与する。 - 特許庁

The video camera of this invention consists of a character signal generating section, an automatic focus lens, a CCD sensor, a signal processing section, an adder circuit section that adds a character signal to a video signal, and a microcomputer that controls the character signal generating section.例文帳に追加

キャラクタ信号発生部と、オートフォーカスレンズ、CCDセンサー、信号処理部、映像信号にキャラクタ信号を加算する加算回路部と、前記キャラクタ信号発生部を制御するマイコンから構成される。 - 特許庁

A PLL consisting of a phase comparator 6, a loop filter 7, an adder circuit 9 and a variable frequency oscillation circuit 10 generates a clock signal 11 that is phase-locked to a recovered signal 4.例文帳に追加

位相比較回路６、ループフィルタ７、加算回路９、可変周波数発振回路１０により構成されるＰＬＬにより、再生信号４に位相同期したクロック信号１１を発生する。 - 特許庁

Counter units 51-0 to 51-19 are unit of the same configuration comprising a counter of 20 bits, and each counter unit is composed of a half adder 53, a multiplexer 54 of one bit and a delay flip-flop 55.例文帳に追加

カウンタユニット５１−０〜５１−１９は各々２０ビットのカウンタを構成する同一構成のユニットであり、ハーフアダー５３と、１ビットのマルチプレクサ５４とディレイフリップフロップ５５から構成されている。 - 特許庁

A multiplier 472d controls the output of the quantity in error in accordance with the state of the reliability flag F at least by multiplying the output of the adder 472b by the state of the flag F concerned.例文帳に追加

乗算器４７２ｄは、少なくとも加算器４７２ｂの出力に信頼性フラグＦの状態を乗じることにより、誤差量の出力を当該フラグＦの状態に応じて制御する。 - 特許庁

This content reproduction device includes a content reproducer 11 for reproducing content, a content relevant information reference 12 for referring content relevant information relating to content under reproduction by the content reproducer 11, and an another information adder 13 for adder another information as information different from the content to one part or whole part of the content under reproduction, based on content relevant information referenced by the content relevant information reference 12.例文帳に追加

コンテンツを再生するコンテンツ再生部１１と、コンテンツ再生部１１で再生中のコンテンツに関するコンテンツ関連情報を参照するコンテンツ関連情報参照部１２と、コンテンツ関連情報参照部１２で参照したコンテンツ関連情報に基づいて、再生中のコンテンツの一部あるいは全体に、そのコンテンツとは別の情報である別情報を追加する別情報追加部１３とを備える。 - 特許庁

A signal output 14 and a signal output 15 are added by an adder 28, a phase shifter circuit 30 separates the sum into two, a phase difference is added to them and fed to adders 27, 29 via amplifiers having coefficients K5, K6 to obtain the medium frequency component.例文帳に追加

中域は信号出力１４と１５とを加算器２８で加算した後、位相回路３０で２分し、それぞれに位相差を付加して係数Ｋ５，Ｋ６を持った増幅器を介して加算器２７，２９に加算する。 - 特許庁

The offset adder 106 adds the set offset data to compensation data read from the compensation data table 107 and the distortion compensation arithmetic section 105 calculates distortion compensation of a base band signal on the basis of the added data.例文帳に追加

オフセット加算器１０６は、設定されたオフセットデータを補償データテーブル１０７から読み込んだ補償データに加算し、歪補償演算部１０５は、加算されたデータを基に、ベースバンド信号の歪補償の演算を行う。 - 特許庁

The function generator generates a feedwater valve opening increases bias signal G matching with the state of a boiler according to input of a value of a boiler pressure signal F from the third signal changeover device, and inputs it to the adder 23.例文帳に追加

関数発生器は、第３の信号切替器から前記ボイラ圧力信号Ｆの値の入力に応じてボイラの状態に見合った給水弁開度増バイアス信号Ｇを作成し、加算器２３に入力する。 - 特許庁

A level of a reference signal that an L signal from a vibrator 1 and R signal are added in an adder circuit 2, is set constantly in an AGC circuit 4 and a phase of the signal is adjusted in a phase-shift circuit 5, and then the vibrator 1 is excited.例文帳に追加

振動子１からのＬ信号とＲ信号とを加算回路２で加算した基準信号をＡＧＣ回路４でレベルを一定にし、移相回路５で位相を調整して振動子１を励振する。 - 特許庁

The speed deviation Vdif and a speed command compensation value Vcp are added by an adder 20, and a speed deviation proportional computing unit 4 obtains a speed deviation proportional component on the basis of an addition result and a proportional gain Pv.例文帳に追加

該速度偏差Ｖｄｉｆと前記速度指令補償値Ｖｃｐを加算器２０で加算し、加算した結果と比例ゲインＰｖに基づいて速度偏差比例演算器４が速度偏差比例成分を求める。 - 特許庁

At an adder 104, the result of computation of multiplying data symbols dc,WMF, determined in the past by convolution series b(k) of user diffuse code series c(k) by channel impulse response h(k), is subtracted from reception signal e.例文帳に追加

加算器１０４は、過去に求めたデータシンボルｄ_ｃ，ＷＭＦに各ユーザの拡散符号系列ｃ^（ｋ）とチャネルインパルスレスポンスｈ^（ｋ）との畳み込み系列ｂ^（ｋ）を乗じた演算結果を、受信信号ｅから差し引く。 - 特許庁

Switch 153, switch 154, complex multiplier 155, switch 156, multiplier 157, switch 158, multiplier 159, adder 160 and memory 161 constitute a propagation path distortion estimation section to calculate a propagation path estimation value.例文帳に追加

スイッチ１５３、スイッチ１５４、複素乗算器１５５、スイッチ１５６、乗算器１５７、スイッチ１５８、乗算器１５９、加算器１６０、メモリ１６１にて伝搬路歪み推定部を構成し、伝搬路推定値を算出する。 - 特許庁

The light intensity added by the adder 1151 is binarized in a comparator 1153 based on 0-level after the noise is removed by a band-pass filter 1152, then this binarized signal is transmitted to a PLL circuit 117.例文帳に追加

加算器１１５１で加算された光強度はバンドパスフィルタ１１５２でノイズを除去された後、コンパレータ１１５３で、０レベルを基準に２値化され、その２値化された信号がＰＬＬ回路１１７へ送られる。 - 特許庁

The signal processing circuit also has the adder connected to the first DAC and the second DAC, receiving the first signal and providing a first output; and a gain circuit receiving the first output and providing the output voltage.例文帳に追加

また、第１ＤＡＣと第２ＤＡＣとに接続されて第１信号を受信して第１出力を提供する加算器と、同第１出力を受けて出力電圧を提供するゲイン回路とを備える。 - 特許庁

A converter 2 causes a third prediction image generating section 22 to perform intra-prediction decoded data of the Long-GOP data, and an error adder 23 to add the error data to convert the data into All-Intra data.例文帳に追加

コンバータ装置２は、Ｌｏｎｇ−ＧＯＰデータの復号データを第３の予測画像生成部２２でイントラ予測し、さらに誤差加算器２３により上記誤差データを加算してＡｌｌ−Ｉｎｔｒａデータに変換する。 - 特許庁

A PWM comparing section 41 generates a switching signal based on a comparison between a value obtained by adding a command value for the power converter to the output of the carrier period variable dead time compensation section 44 by an adder 45 and the carrier signal.例文帳に追加

ＰＷＭ比較部41は、加算器45で電力変換装置に対する指令値とキャリア周期可変分デッドタイム補償部44の出力とを加えたものとキャリア信号との比較に基づいてスイッチング信号を発生する。 - 特許庁

An adder 135 adds a leading address stored in leading address storage parts 111, 112 or 113 and selected by a selector 131 to contents (relative address) stored in a program counter 134 and outputs a current performance instruction address.例文帳に追加

加算器１３５は先頭アドレス格納部１１１…に保持され、セレクタ１３１で選択された先頭アドレスと、プログラムカウンタ１３４の保持内容（相対アドレス）とを加算して現実行命令アドレスを出力する。 - 特許庁

Inverse spread units 16-18 conduct inverse spread processing, the multipliers 19-111 give a weight of a complex conjugate of the amplitude and the phase of signals through paths to the result of the inverse spread processing and an adder 112 applies in-phase synthesis to the outputs of the multipliers 19-111.例文帳に追加

逆拡散器１６〜１８では逆拡散処理を行い、その結果を乗算器１９〜１１１にてパスの振幅と位相の複素共役で重み付けし、加算器１１２にて同相合成する。 - 特許庁

Then the signal properly switched by the means 21 is outputted from a terminal 28 and given to an inverting terminal of the adder 22, where the signal is subtracted from a signal from an equalizer 8 and the result is outputted from a terminal 23.例文帳に追加

そして手段２１で適宜切替えられた信号は端子２８から出力されると共に、加算器２２の−側端子に入力され、イコライザ８からの信号から減算されて端子２３から出力される。 - 特許庁

An adder sums the equalized vector representation of the signal received by the transceiver and the processed vector representation of the signal transmitted from the transceiver to generate an estimate value of the received signal on each twisted pair.例文帳に追加

加算器は、トランシーバによって受信された信号の等化済みベクトル表示、およびトランシーバによって送信された信号の処理済みベクトル表示を合計して、各撚線対上の受信信号の推定値を算出する。 - 特許庁

An adder 24b of the filter circuit 24 extracts a signal except for the knocking frequency band by subtracting (removing) the signal of the knocking frequency band (output signal of BPF 24a) from an ionic current signal Sio.例文帳に追加

フィルタ回路２４の加算器２４ｂは、ノッキング周波数帯域の信号（ＢＰＦ２４ａの出力信号）をイオン電流信号Ｓioから減算する（取り除く）ことによりノッキング周波数帯域以外の信号を抽出する。 - 特許庁

A selector 30 selects the output of the adder 28 when there is no error, and selects interpolation data from the interpolation data generator 38, when there is an undecodable error, in accordance with a control signal from the interpolation data generator 38.例文帳に追加

セレクタ３０は、補間データ生成装置３８からの制御信号に従い、無エラーの場合に加算器２８の出力を選択し、復号化不能エラーの場合に補間データ生成装置３８からの補間データを選択する。 - 特許庁

The adder 7 adds the output signal of the gain adjusting circuit 10 to an electric signal from a scanner position setting circuit 6, thereby corrects the electric signal from the scanner position setting circuit 6 and supplies the signal to a scanner driving circuit 8.例文帳に追加

加算器７は、スキャナ位置設定回路６からの電気信号に、ゲイン調整回路１０の出力信号を加算して、スキャナ位置設定回路６からの電気信号を補正し、スキャナドライブ回路８に供給する。 - 特許庁

As for the displacement images at the transmitting/receiving frame rate colored by the coloring part 42, a displacement history image recorded in a history memory 46 is added to the displacement image of the latest frame in the adder 44.例文帳に追加

色付け処理部４２において色付け処理された送受信フレームレートの変位画像は、加算器４４において最新フレームの変位画像に履歴用メモリ４６に記録されている変位履歴画像が加算される。 - 特許庁